「InP」を含む例文一覧(575)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 12 次へ＞- A groove 14 is formed in a p-type InP cladding layer 12 (a first semiconductor layer).
ｐ型ＩｎＰクラッド層１２（第１の半導体層）に溝１４を形成する。 - 特許庁 - On the top face of the n-type InP substrate 10, an antireflection film 26 is formed.
ｎ型ＩｎＰ基板１０の上面に反射防止膜２６が形成されている。 - 特許庁 - Next, a p-type InP embedding layer 17 is formed to cover the surface of the mesa.
次に、メサの表面を覆うようにｐ型ＩｎＰ埋込層１７を形成する。 - 特許庁 - An InP semiconductor region 19 covers the end face 17a of the active region 17.
ＩｎＰ半導体領域１９は、活性領域１７の端面１７ａを覆う。 - 特許庁 - A semiconductor laser element 20 is provided with a laminated structure consisting of an n-type InP clad layer 22, an SCH-MQW active layer 23, a p-type first InP clad layer 24, an AlInAs layer 25, a p-type second InP clad layer 26 and a p-type GaInAs contact layer 27, which are formed in order on an n-type InP substrate 21.
本半導体レーザ素子２０は、ｎ−ＩｎＰ基板２１上に順次形成された、ｎ−ＩｎＰクラッド層２２、ＳＣＨ−ＭＱＷ活性層２３、第一のｐ−ＩｎＰクラッド層２４、ＡｌＩｎＡｓ層２５、第二のｐ−ＩｎＰクラッド層２６、及びｐ−ＧａＩｎＡｓコンタクト層２７からなる積層構造を備えている。 - 特許庁 - A buried current block layer 10 in which a first buried layer 7 made of p-type InP, a second buried layer 8 made of n-type InP and a third buried layer 9 made of semi-insulated Fe-doped InP are sequentially laminated is formed on both sides of the ridge 6.
リッジ部６の両側には、ｐ型ＩｎＰからなる第１埋め込み層７、ｎ型ＩｎＰからなる第２埋め込み層８、半絶縁性ＦｅドープＩｎＰからなる第３埋め込み層９が順に積層された埋め込み電流ブロック層１０が形成されている。 - 特許庁 - A reflection preventive film 17 is formed on the upper surface of the n-type InP substrate 11.
ｎ型ＩｎＰ基板１１の上面に反射防止膜１７が形成されている。 - 特許庁 - A p-type impurity region 8 is formed in part of the undoped InP window layer 6.
アンドープＩｎＰ窓層６の一部にｐ型不純物領域８が設けられている。 - 特許庁 - Afterwards, a clad layer 56 constituted of p-type InP is formed on the optical guide layer 53.
その後、光ガイド層５３の上に、ｐ型ＩｎＰからなるクラッド層５６を形成する。 - 特許庁 - InP-BASED HEMT WITH SCHOTTKY BARRIER WHERE PERCENTAGE OF ALUMINUM VARIES SLANTINGLY
アルミニウムのパーセンテージが傾斜して変化するショットキー障壁を有するＩｎＰ系ＨＥＭＴ - 特許庁 - In each of the photodetectors 2a to 2d, an n-type InGaAs conductive layer, an n-type InP conductive layer, an i-type InGaAs optical absorption layer and an i-type InP window layer are laminated in order on the Fe-InP semi-insulating substrate 1.
各受光素子２ａ〜２ｄにおいて、Ｆｅ−ＩｎＰ半絶縁性基板１上にｎ型ＩｎＧａＡｓ導電層、ｎ型ＩｎＰ導電層、光電変換するｉ型ＩｎＧａＡｓ光吸収層、及びｉ型ＩｎＰ窓層が順に積層されている。 - 特許庁 - In the process (5), the light-emitting member is put onto one reflection structure body for removing the InP substrate.
（５）発光部材と一方の反射構造体とを貼りつけ、ＩｎＰ基板を除去する。 - 特許庁 - SEMI-INSULATING InP SUBSTRATE AND SEMICONDUCTOR OPTICAL ELEMENT AS WELL AS METHOD FOR FORMING SEMICONDUCTOR THIN FILM
半絶縁性ＩｎＰ基板及び半導体光素子並びに半導体薄膜形成法 - 特許庁 - The buried semiconductor laser 1 is formed of a p-type InP substrate 2 and has a ridge 6 consisting of a first clad layer 3 made of p-type InP, an AlGaInAs distortion quantum well active layer 4 and a second clad layer 5 made of n-type InP which are laminated.
埋め込み型半導体レーザ１は、ｐ型のＩｎＰ基板２を用いて形成され、ｐ型ＩｎＰからなる第１クラッド層３、ＡｌＧａＩｎＡｓ歪量子井戸活性層４、ｎ型ＩｎＰからなる第２クラッド層５を積層したリッジ部６を有している。 - 特許庁 - The electrode area of the backside of the InP support base 10a is provided with an electrode 34.
ＩｎＰ支持基体１０ａの裏面の電極エリアには電極３４が設けられている。 - 特許庁 - A laminate structure in a mesa stripe shape is formed on a substrate made of InP.
ＩｎＰからなる基板の上にメサストライプ形状の積層構造体が形成されている。 - 特許庁 - ZINC SOLID PHASE DIFFUSION METHOD OF INDIUM PHOSPHIDE (InP) SYSTEM LIGHT RECEIVING ELEMENT AND INDIUM PHOSPHIDE SYSTEM LIGHT RECEIVING ELEMENT
ＩｎＰ系受光素子の亜鉛固相拡散方法とＩｎＰ系受光素子 - 特許庁 - Even if the surface of the N-InP substrate 1 is mechanically distorted, the mechanical distortion of the N-InP substrate 1 is absorbed by the thick N-InP buffer layer 2, and the InGaAsP multi-quantum well layer 4 can be selectively grown by keeping it from dislocation.
ｎ−ＩｎＰ基板１の表面に機械的な歪が生じた場合であっても，厚いｎ−ＩｎＰバッファ層２によって，かかる歪が吸収されることになり，転位の少ないＩｎＧａＡｓＰ多重量子井戸層４を選択成長させることが可能となる。 - 特許庁 - In this semiconductor laser, a stripe-type active layer waveguide is formed into a mesa-like shape on an n-type InP substrate 10 by successively laminating an n-type InP clad layer 20, optical confinement layer 22, MQW active layer 24, optical confinement layer 26, and p-type InP clad layer 28 upon the substrate 10.
ｎ型ＩｎＰ基板１０上に、ｎ型ＩｎＰクラッド層２０、光閉じ込め層２２、ＭＱＷ活性層２４、光閉じ込め層２６、及びｐ型ＩｎＰクラッド層２８とが順次積層して、ストライプ状の活性層導波路がメサ型に形成されている。 - 特許庁 - By using the insulating film 17 as a mask, the p-type InP cladding layer 12 and the n-type InP cladding layer 16 are etched without exposing the active layer 15 so as to form a stripe structure 18.
絶縁膜１７をマスクとして、活性層１５を露出させずにｐ型ＩｎＰクラッド層１２およびｎ型ＩｎＰクラッド層１６をエッチングしてストライプ構造１８を形成する。 - 特許庁 - The optical waveguide 120 is formed by piling up in order a lower clad layer 130 made of n-InP, a core layer 140 and an upper clad layer 150 made of p-InP.
光導波路１２０は，ｎ−ＩｎＰからなる下部クラッド層１３０とコア層１４０とｐ−ＩｎＰからなる上部クラッド層１５０とが順次積層された構成となっている。 - 特許庁 - Furthermore, a p-InP clad layer 6, a p-GaInAsP contact layer 7 and a p-side electrode 10 are provided and an n-side electrode 11 is provided on the rear surface of the n-InP substrate 1.
さらに、ｐ−ＩｎＰクラッド層６、ｐ−ＧａＩｎＡｓＰコンタクト層７、ｐ側電極１０が配置され、ｎ−ＩｎＰ基板１の裏面にはｎ側電極１１が配置されている。 - 特許庁 - In order to reduce parasitic capacitance furthermore, a trench is formed in a current block layer formed of the high resistance Fe doped InP layer 28 and the n-type InP layer 29.
また、より寄生容量を減らすことを目的として、高抵抗のＦｅドープＩｎＰ層２８、及びｎ型ＩｎＰ層２９により形成された電流ブロック層にはトレンチが形成されている。 - 特許庁 - The comparator 142 compares the induced electromotive force "inn" (inn') with the force inp, and outputs the pulses outn, corresponding to the rise of the delay data DTD and the fall of the transmission data TD.
コンパレータ１４２は、誘導起電力inn(inn′）を、誘導起電力inpと比較し、遅延データＤＴＤの立ち上がりおよび送信データＴＤの立ち下がりに対応したパルスoutnを出力する。 - 特許庁 - Side faces of these layers are configured to provide an InGaAsP intermediate layer 7 in which an energy level of a valence band is greater than the first p-InP clad layer 4 and smaller than the InGaAsP active layer 3.
これらの層の側面に、価電子帯のエネルギー準位が、第１ｐ−InPクラッド層４よりも大きく、InGaAsP活性層３よりも小さいInGaAsP中間層７を設けた構造とする。 - 特許庁 - The semiconductor area 33 is heated to result in mass transport of an InP semiconductor, so as to form an InP 37 on the side wall 21b of a first semiconductor layer 21a.
ＩｎＰ半導体のマストランスポートを引き起こすために半導体領域３３の熱処理を行って、第１の半導体層２１ａの側壁２１ｂ上にＩｎＰ３７を形成する。 - 特許庁 - In the group III-V compound semiconductor light receiving element 11, the InP layer 23 contains antimony as the impurity and silicon is added to the InP layer 23 as n-type dopant.
III−Ｖ族化合物半導体受光素子１１では、ＩｎＰ層２３は不純物としてアンチモンを含むと共に、ＩｎＰ層２３にはｎ型ドーパントとしてシリコンが添加されている。 - 特許庁 - The mesa stripe is buried in a high resistance Fe doped InP layer 28 and an n-type InP layer 29 grown sequentially to form a current confinement structure in the lateral direction.
メサストライプは、順次成長させた、高抵抗のＦｅドープＩｎＰ層２８、及びｎ型ＩｎＰ層２９で埋め込まれ、横方向の電流閉じ込め構造が形成されている。 - 特許庁 - A region from the p-type InP window layer 5 to the middle of the undoped InP diffusion buffer layer 4 is removed precisely by dry etching, to form a second mesa with a diameter smaller than that of the first mesa.
そして、ｐ型ＩｎＰ窓層５からアンドープＩｎＰ拡散バッファ層４の途中までドライエッチングにより精密に除去し、第一のメサより径が小さい第二のメサを形成した。 - 特許庁 - A first mesa is formed by removing from the p-type InP window layer 5 to the n-type InP buffer layer 2 by a low selectively etchable Br-based etchant in an inclined forward mesa form.
そして、ｐ型ＩｎＰ窓層５からｎ型ＩｎＰバッファ層２まで、選択エッチング性の低いＢｒ系エッチャントによって傾斜型順メサ形状に除去して第一のメサを形成した。 - 特許庁 - After an InP semiconductor 29 is grown for passivation, heat treatment 31 is conducted in a phosphor atmosphere, thus allowing the InP semiconductor grown on a semiconductor mesa to migrate.
パッシベーションのためのＩｎＰ半導体２９を成長した後に、燐雰囲気中で熱処理３１を行うので、半導体メサ上に成長されたＩｎＰ半導体がマイグレートする。 - 特許庁 - In the forward mesa inclined surface area MJ, dark emission tends to increase in a part where the n-type InP semiconductor layer 14 contacts with the p-type InP electron emission layer 13.
順メサ斜面領域ＭＪにおいて、ｎ型ＩｎＰの半導体層１４とｐ型ＩｎＰの電子放出層１３が接する部分においては、ダークエミッションが多くなる傾向がある。 - 特許庁 - This optical modulator 40 is the embedded ridge waveguide type semiconductor optical modulator and has an n-InP buffer layer 14, GaInAsP-base multiple quantum well structure 16, p-InP upper clad layer 18 and p-GaInAs contact layer 20 on an n-InP substrate 12.
本光変調器４０は、埋め込みリッジ導波路型半導体光変調器であって、ｎ−ＩｎＰ基板１２上に、ｎ−ＩｎＰバッファ層１４、ＧａＩｎＡｓＰ系多重量子井戸構造１６、ｐ−ＩｎＰ上部クラッド層１８、及びｐ−ＧａＩｎＡｓコンタクト層２０を備えている。 - 特許庁 - On an n type InP semiconductor substrate 101 whose surface azimuth is a (311) A plane, n type InP 102 and p type InP 105 are formed sandwiching MQW 103 for EA-MD between them, and a reverse electrode 108 for voltage application and an electrode 109 for EA-MD are provided.
面方位が｛３１１｝Ａ面のｎ型ＩｎＰ半導体基板１０１の上にＥＡ−ＭＤ用ＭＱＷ１０３を挟み込んでｎ型ＩｎＰ１０２及びｐ型ＩｎＰ１０５を形成すると共に、電圧印加用の裏面電極１０８及びＥＡ−ＭＤ用電極１０９を設ける。 - 特許庁 - A semiconductor laminated structure including a p-type InP clad layer 12, an AlGaInAs lower optical confinement layer 13, an AlGaInAs-MQW active layer 14, an n-type AlGaInAs upper optical confinement layer 15, and an n-type InP clad layer 16 is formed on a p-type InP substrate 11.
ｐ型ＩｎＰ基板１１上に、ｐ型ＩｎＰクラッド層１２、ＡｌＧａＩｎＡｓ下光閉込層１３、ＡｌＧａＩｎＡｓ—ＭＱＷ活性層１４、ｎ型ＡｌＧａＩｎＡｓ上光閉込層１５、ｎ型ＩｎＰクラッド層１６からなる半導体積層構造を形成する。 - 特許庁 - This method for manufacturing the surface emission laser comprises the following steps of (1)-(7) using disks 4 formed by the steps of: forming an active layer 3 on an InP substrate 1, processing the active layer 3 into mesa shapes to form the plurality of disks 4 on the InP substrate 1, and removing the InP substrate 1.
ＩｎＰ基板１上に活性層３を作製し、次いで活性層３をメサ形状に加工してＩｎＰ基板１上にディスク４を複数個配し、続けてＩｎＰ基板１より取り除かれた各ディスク４を用いて、順次下記（１）〜（７）の各工程を経る面発光レーザの製造方法。 - 特許庁 - A 1st optical waveguide structured by stacking an InGaAsP active layer 152 and p-InP clad layer 154 on an InP substrate 150 is formed, and adjoining this, a 2nd optical waveguide with an InGaAsP core layer 160 and p-InP clad layer 162 stacked thereon is formed adjacent to the 1st optical waveguide.
ＩｎＰ基板１５０上にＩｎＧａＡｓＰ活性層１５２およびｐ−ＩｎＰクラッド層１５４が積層した構造の第一の導波路を形成し、これに隣接して、ＩｎＧａＡｓＰコア層１６０およびｐ−ＩｎＰクラッド層１６２が積層した第二の導波路を形成する。 - 特許庁 - This element has a laminated structure consisting of n-InP substrate 21, and n-InP clad layer 22, SCH-MQW active layer 23, first p-In clad layer 24, p-AlInAs/AlGaInAs layer 25, second p-InP clad layer 26, and p-GaInAs contact layer 27 sequentially formed on the n-InP substrate 21.
本半導体レーザ素子２０は、ｎ−ＩｎＰ基板２１と、ｎ−ＩｎＰ基板２１上に順次形成された、ｎ−ＩｎＰクラッド層２２、ＳＣＨ−ＭＱＷ活性層２３、第１のｐ−ＩｎＰクラッド層２４、ｐ−ＡｌＩｎＡｓ／ｐ−ＡｌＧa ＩｎＡｓ層２５、第２のｐ−ＩｎＰクラッド層２６、及びｐ−ＧａＩｎＡｓコンタクト層２７からなる積層構造を備えている。 - 特許庁 - The InP single crystal 1 includes a minor diameter portion 10, a conical portion 20, and a straight body portion 30.
ＩｎＰ単結晶１は、小径部１０と、円錐部２０と、直胴部３０とを備えている。 - 特許庁 - INTEGRATION OF AMORPHOUS SILICON TRANSMITTING/RECEIVING STRUCTURE WITH GaAs OR InP PROCESSED DEVICE
アモルファスシリコン送信及び受信構造とＧａＡｓまたはＩｎＰ加工済み装置との集積化 - 特許庁 - An n-type InGaAs layer 34 is provided on the first surface of the n-type InP substrate 32.
ｎ型ＩｎＰ基板３２の表面上にｎ型ＩｎＧａＡｓ層３４が設けられている。 - 特許庁 - A laser diode 12 and a modulator 14 are integrated on an n-type InP substrate 10.
ｎ型ＩｎＰ基板１０上に、レーザダイオード１２及び変調器１４が集積されている。 - 特許庁 - On both sides of the waveguide, Fe-doped InP layers 40 are formed in embedded states.
活性層導波路の両側には、ＦｅドープＩｎＰ層４０が埋め込まれて形成されている。 - 特許庁 - A compound semiconductor layer 6 is formed as the foundation layer of the conductive layer 7.
化合物半導体層６は、二元系（InP、InAs）、三元系（AlInAs、AlInP、AlGaP、AlGaAs、GaInAs、GaInP）、四元系（AlInAsP、AlGaInP、AlGaInAs、AlGaAsP、GaInAsP）、又は五元系（AlGaInAsP）からなる。 - 特許庁 - The band gap wavelength of the n-type InP layer 12a is smaller than the wavelength λ of the incident light.
ｎ型ＩｎＰ層１２ａのバンドギャップ波長は、入射光の波長λより小さい。 - 特許庁 - The iron-doped InP layer 11 has high resistance so that current is confined to the active layer 7.
鉄ドープＩｎＰ層１１は、活性層７に電流を閉じ込めるように高抵抗を有する。 - 特許庁 - A cathode electrode 16 (a first electrode) is connected to the lower surface of the n-type InP substrate 11.
ｎ型ＩｎＰ基板１１の下面にカソード電極１６（第１電極）が接続されている。 - 特許庁 - A distributed feedback diffraction grating 2 having some period is formed on an n-InP substrate 1.
ｎ−ＩｎＰ基板１上に、ある周期を持つ分布帰還型回折格子２を形成する。 - 特許庁 - Then a waveguide structure is constituted by partially removing the p-InP layer 38 and i-InGaAs layer 36 in recessed states until the surface of the n-InP 34 is partially exposed.
次に、メサエッチングにより、ｐ−ＩｎＰ層３８およびｉ−ＩｎＧａＡｓ層３６を凹状に除去して、ｎ−ＩｎＰ層３４の表面まで部分的に表出させて、導波路構造を作製する。 - 特許庁 - On an n-type InP substrate 10, an n-type DBR layer 12, an i-InGaAs light absorbing layer 14 (light absorbing layer) of a low carrier concentration, and a p-type InP window layer 16 are sequentially formed.
ｎ型ＩｎＰ基板１０上に、ｎ型ＤＢＲ層１２低キャリア濃度のｉ−ＩｎＧａＡｓ光吸収層１４（光吸収層）、及びｐ型ＩｎＰ窓層１６が順次形成されている。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
