「InP」を含む例文一覧(575)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 12 次へ＞- The variable wavelength semiconductor laser device 1 has a mesa of a laminated structure comprising a p-AlInAs oxidizing layer 14, a p-InP lower clad layer 16, a variable wavelength layer 18, an n-InP intermediate layer 20, a MQW active layer 22, a p-InP spacer layer 24, a p-grating 26 and p-InP embedded layer 28 on a p-InP substrate 12.
本波長可変半導体レーザ装置１０は、ｐ−ＩｎＰ基板１２上に、ｐ−ＡｌＩｎＡｓ酸化用層１４、ｐ−ＩｎＰ下部クラッド層１６、波長可変層１８、ｎ−ＩｎＰ中間層２０、ＭＱＷ活性層２２、ｐ−ＩｎＰスペーサ層２４、ｐ−回折格子２６、及びｐ−ＩｎＰ埋め込み層２８の積層構造のメサを有する。 - 特許庁 - The semiconductor light emitting device of the present invention comprises an n-type InP substrate 1, an n-type InP lower cladding layer 3 formed in stripe shape on the n-type InP substrate 1, an activity layer 4 having a resonator resonating in parallel direction against the above-mentioned n-type InP substrate 1, and a stripe structure 10 including the n-type InP upper cladding layer 5.
本発明の半導体発光素子は、ｎ型ＩｎＰ基板１と、このｎ型ＩｎＰ基板１上にストライプ状に形成された、ｎ型ＩｎＰ下部クラッド層３、前記ｎ型ＩｎＰ基板１に対して平行な方向の共振器を有している活性層４、およびｐ型ＩｎＰ上部クラッド層５を含むストライプ構造１０とを備えている。 - 特許庁 - An optical modulator includes: a p-InP clad layer 22; an n-InP clad layer 23; and a multiple quantum well 40 sandwiched between the p-InP clad layer 22 and the n-InP clad layer and having a plurality of well layers 1 and a plurality of barrier layers 2 alternately laminated.
光変調素子は、ｐ−ＩｎＰクラッド層２２と、ｎ−ＩｎＰクラッド層２３と、ｐ−ＩｎＰクラッド層２２およびｎ−ＩｎＰクラッド層の間に挟まれ、かつ交互に積層された複数のウェル層１および複数のバリア層２を有する多重量子井戸４０とを備えている。 - 特許庁 - This light modulator 10 has a laminated structure on an n-InP substrate 12, consisting of an n-InP layer 14, an MQW 16 of an AlGaInAs group, a GaIn AsP layer 18, a p-InP layer 20, a p-AlInAs layer 22, a p-InP layer 24, and a p-GaInAs layer 26.
本光変調器１０は、ｎ−ＩｎＰ基板１２上に、ｎ−ＩｎＰ層１４、ＡｌＧａＩｎＡｓ系ＭＱＷ１６、ＧａＩｎＡｓＰ層１８、ｐ−ＩｎＰ層２０、ｐ−ＡｌＩｎＡｓ層２２、ｐ−ＩｎＰ層２４、及び、ｐ−ＧａＩｎＡｓ層２６からなる積層構造を備える。 - 特許庁 - An n-type InP buffer layer 22, a reflector layer 23, an i-type InGaAs photo-absorption layer 24, and an n-type InP cap layer 28 are laminated on an n-type InP substrate, and zinc(Zn) is diffused in the n-type InP cap layer 28 to form a p-type diffusion region 32 as a photo-receiving portion.
ｎ−ＩｎＰ基板２０上に、ｎ−ＩｎＰバッファ層２２，反射鏡層２３，ｉ−ＩｎＧａＡｓ光吸収層２４，ｎ−ＩｎＰキャップ層２８が積層され、ｎ−ＩｎＰキャップ層２８内に亜鉛（Ｚｎ）が拡散されて、受光部となるｐ型拡散領域３２が形成されている。 - 特許庁 - A comparator 141 compares the induced electromotive force inp (inp') generated at one end of the receiving coil 102, with the induced electromotive force inn generated at the other end of the receiving coil 103, and outputs pulses "outp", corresponding to the rise of the transmission data TD and the fall of the delay data DTD.
コンパレータ１４１は、受信コイル１０２の一端に発生する誘導起電力inp(inp′)を、受信コイル１０３の他端に発生する誘導起電力innと比較し、送信データＴＤの立ち上がりおよび遅延データＤＴＤの立ち下がりに対応したパルスoutpを出力する。 - 特許庁 - A gain combination DFB laser 20 is a laser of oscillation wavelength of about 1,550 nm, and comprises, on an n-InP substrate 1, an n-InP buffer layer 2, active layer 3, p-InP spacer layer 4, p-InP upper-part clad layer 6, and p-GaInAs contact layer 7.
本利得結合ＤＦＢレーザ２０は、発振波長約１５５０ｎｍのレーザであって、ｎ−ＩｎＰ基板１上に、ｎ−ＩｎＰバッファ層２、活性層３と、ｐ−ＩｎＰスペーサ層４、ｐ−ＩｎＰ上部クラッド層６、及びｐ−ＧａＩｎＡｓコンタクト層７の積層構造を有する。 - 特許庁 - An n-type InP clad layer 2, a GRIN-SCH-MQW active layer 3, a p-type InP spacer layer 4, a p-type InP clad layer 6 and a p-type InGaAsP contact layer 8 are sequentially laminated on an n-type InP substrate 1, and an n-type electrode 11 is disposed on the lower part of the substrate 1.
ｎ−ＩｎＰ基板１上に順次ｎ−ＩｎＰクラッド層２、ＧＲＩＮ−ＳＣＨ−ＭＱＷ活性層３、ｐ−ＩｎＰスペーサ層４、ｐ−ＩｎＰクラッド層６、ｐ−ＩｎＧａＡｓＰコンタクト層８を積層し、ｎ−ＩｎＰ基板１の下部にはｎ型電極１１を配置する。 - 特許庁 - On an n-type InP substrate 1, a multilayered structure consisting of an InGaAs light absorption layer 2 and an InP window layer 5 is formed.
ｎ型ＩｎＰ基板１の上には、ＩｎＧａＡｓ光吸収層２およびＩｎＰ窓層５を含む積層構造が形成されている。 - 特許庁 - An n-type InP clad layer 2, an AlGaInAs optical absorption layer 4, a p-type InGaAsP optical waveguide layer 6, and a p-type InP clad layer 7 are laminated on an n-type InP substrate 1 in this order.
ｎ型ＩｎＰ基板１上に、ｎ型ＩｎＰクラッド層２、ＡｌＧａＩｎＡｓ光吸収層４、ｐ型ＩｎＧａＡｓＰ光導波路層６、及びｐ型ＩｎＰクラッド層７が順に積層されている。 - 特許庁 - The photoelectric converter 4 consists of a buffer layer 14 containing InP, a photo detector layer 16 containing InGaAs, and a window layer 18 containing InP.
光電変換部４は、ＩｎＰを含むバッファ層１４、ＩｎＧａＡｓを含む受光層１６、及びＩｎＰを含む窓層１８を含む。 - 特許庁 - The input side waveguide 4, 1×2 MMI couplers 10, 11, waveguides 8, 9 and output side waveguide 5 are fabricated on an InP substrate 7.
入力側導波路４、１×２ＭＭＩカプラ１０，１１、導波路８，９、及び出力側導波路５は、InP基板７上に形成されている。 - 特許庁 - On this occasion, an appropriate substrate, for example, an InP is used as a substrate.
なお、この際、基板として適当な基板、例えば、ＩｎＰを用いる。 - 特許庁 - To efficiently cool an InP-based microstructure device.
ＩｎＰ系の微細構造デバイスをより効果的に冷却できるようにする。 - 特許庁 - InP SINGLE CRYSTAL, GaAs SINGLE CRYSTAL, AND METHOD FOR PRODUCING THEM
ＩｎＰ単結晶、ＧａＡｓ単結晶、及びそれらの製造方法 - 特許庁 - To planarize a step that is formed along with the growth of an InP layer.
ＩｎＰ層の成長に伴い形成された段差を平坦化する。 - 特許庁 - An n-type InP contact layer 20 is provided on the side face of a mesa.
メサの側面にはｎ−ＩｎＰコンタクト層２０が設けられている。 - 特許庁 - The insertion layer 4 and the emitter layer 7 are formed of InP.
挿入層４およびエミッタ層７は、ＩｎＰから形成されている。 - 特許庁 - The laminated part comprises an MQW active layer 10, an Inp etch-stop layer 40, a bulk light-receiving layer 20, and a p-Inp 60 (corresponding to a clad layer 22).
また、積層部は、ＭＱＷ活性層１０、ＩｎＰエッチストップ層４０、バルク受光層２０およびｐ−ＩｎＰ６０（クラッド層２２に対応）でなっている。 - 特許庁 - The second surface of the n-type InP substrate 32 is a light-receiving surface of incident light.
ｎ型ＩｎＰ基板３２の裏面が入射光の受光面である。 - 特許庁 - The surface state of the N-InP substrate 1 is restrained from being transmitted to an InGaAsP multi-quantum well layer 4 by the N-InP buffer layer 2.
ｎ−ＩｎＰバッファ層２によって，ｎ−ＩｎＰ基板１の表面の状態は，ＩｎＧａＡｓＰ多重量子井戸層４に伝達されることはない。 - 特許庁 - Of the laminated structure, the Al oxide layer, p-InP protective layer, p-InP second clad layer, and a contact layer are formed as a stripe-like ridge 37.
積層構造のうち、Ａｌ酸化層、ｐ−ＩｎＰ保護層、ｐ−ＩｎＰ第二クラッド層、及びコンタクト層は、ストライプ状リッジ３７として形成されている。 - 特許庁 - A diffraction grating 13 is formed in the p-InP spacer layer 4.
ｐ−ＩｎＰスペーサ層４内には、回折格子１３が配置されている。 - 特許庁 - A common cathode electrode is provided on the rear surface of the n-type InP substrate.
一方、ｎ型ＩｎＰ基板の裏面には、コモンのカソード電極を設けた。 - 特許庁 - The band gap of the photosensitive layer is smaller than that of the InP semiconductor layer.
受光層のバンドギャップはＩｎＰ半導体層のバンドギャップより小さい。 - 特許庁 - Of the laminated structure, the upper layer part of n-InP clad layer, an active layer, the lower-part p-InP clad layer, the AlInAs layer, the upper-part p-InP clad layer, and the p-GaInAs contact layer are formed as a stripe-like ridge 33.
積層構造のうち、ｎ−ＩｎＰクラッド層の上層部、活性層、下部ｐ−ＩｎＰクラッド層、ＡｌＩｎＡｓ層、上部ｐ−ＩｎＰクラッド層、及びｐ−ＧａＩｎＡｓコンタクト層は、ストライプ状リッジ３３として形成されている。 - 特許庁 - To provide a method of manufacturing a semiconductor laser wherein an n-n connection is prevented from being made between an n-type InP clad layer or an n-type InP contact layer and an n-type InP block layer so as to reduce a leakage current.
ｎ型ＩｎＰクラッド層またはｎ型ＩｎＰコンタクト層と、ｎ型ＩｎＰブロック層との間でｎ−ｎ接続が起こるのを防いで、リーク電流を低減することのできる半導体レーザの製造方法を提供する。 - 特許庁 - Although antimony impurity in the InP layer 23 operates to generate a hole, silicon added into the InP layer 23 compensates a generated carrier and a second part 23d of the InP layer 23 shows sufficient n-conductivity.
ＩｎＰ層２３中のアンチモン不純物は正孔を生成するように作用するけれども、この生成キャリアをＩｎＰ層２３中に添加されたシリコンが補償して、ＩｎＰ層２３の第２の部分２３ｄは十分なｎ導電性を示す。 - 特許庁 - It comprises construction laminated in turn with n-InP clad layer 2, GRIN-SCH-MQW active layer 3, p-InP clad layer 4, p-InGaAsP contact layer 5, and p-side electrode 6 on an n-InP substrate 1.
ｎ−ＩｎＰ基板１上に、順次ｎ−ＩｎＰクラッド層２、ＧＲＩＮ−ＳＣＨ−ＭＱＷ活性層３、ｐ−ＩｎＰクラッド層４、ｐ−ＩｎＧａＡｓＰコンタクト層５、ｐ側電極６を積層した構造を有する。 - 特許庁 - A DFB laser device 10, an embedding hetero type having an oscillation wavelength of 1,550 nm, comprises, on an n-InP substrate 12, an n-InP buffer layer 14, an active layer 16, a p-InP spacer layer 18, a grating 20 consisting of GaInAsP layer, and a lamination structure of p-InP first cladding layer 22 in which a grating is embedded.
ＤＦＢレーザ素子１０は、発振波長が１５５０ｎｍの埋め込みへテロ型であって、ｎ-ＩｎＰ基板１２上に、ｎ-ＩｎＰバッファ層１４、活性層１６、ｐ-ＩｎＰスペーサ層１８、ＧａＩｎＡｓＰ層からなる回折格子２０、及び回折格子を埋め込んだｐ-ＩｎＰ第１クラッド層２２の積層構造を備える。 - 特許庁 - In the manufacturing method of a semiconductor laser, a waveguide mesa composed of an n-type InP clad layer 3, a waveguide layer 4, and an InP cover layer 5 is formed on a substrate 1, a growth inhibiting mask 6 is formed only directly above the waveguide mesa, and a n-type InP current block layer 7, and an n-type InP current block layer 8 are formed (a).
基板１面上に、ｎ型ＩｎＰクラッド層３、導波路層４、ＩｎＰカバー層５からなる導波路メサを形成した後、導波路メサの直上部のみに成長阻止マスク６を形成し、ｐ型ＩｎＰ電流ブロック層７、ｎ型ＩｎＰ電流ブロック層８を形成する（ａ）。 - 特許庁 - A p-type region 40 is provided on a part of the n-type InP layer 36.
ｎ型ＩｎＰ層３６の一部にｐ型領域４０が設けられている。 - 特許庁 - To provide a dry etching method for etching an InP substrate by means of dry etching at a low temperature and a high speed.
低温でＩｎＰ基板をドライエッチング法により高速でエッチングする。 - 特許庁 - An n-type InP substrate 32 has a first surface and a second surface facing each other.
ｎ型ＩｎＰ基板３２は、互いに対向する表面と裏面を有する。 - 特許庁 - The absorption layer 13 has a smaller band gap than the n-type InP substrate 11.
吸収層１３は、ｎ型ＩｎＰ基板１１よりもバンドギャップが小さい。 - 特許庁 - A p-type InP embedded layer 10 is formed on the diffraction lattices 8a, 8b.
回折格子８ａ，８ｂ上にｐ型ＩｎＰ埋め込み層１０を形成する。 - 特許庁 - In the InP window layer 5, a p-type diffusion layer region 7 is formed.
また、ＩｎＰ窓層５には、ｐ型拡散層領域７が形成されている。 - 特許庁 - Then, a p-type InP is buried in the groove 53a, and the surface is flattened.
次に、溝５３ａ内にｐ型ＩｎＰを埋め込み、表面を平坦化する。 - 特許庁 - The phosphorus-containing epitaxial wafer has a phosphorus-containing layer (e.g. InP first layer 14) on its surface, and an oxidized layer (e.g. an InP oxidized layer 15) is formed on the surface of the phosphorus-containing layer (e.g. an InP first layer 14).
エピウエハ表面にリン含有層（たとえばＩｎＰ第１層１４）を有し、該リン含有層（たとえばＩｎＰ第１層１４）の表層部に酸化処理層（たとえばＩｎＰ酸化処理層１５）が形成されていることを特徴とするリン含有エピウエハ。 - 特許庁 - The embedding layer 20 includes a low carrier concentration p type InP layer 26 (p type semiconductor layer) and an n type InP layer 24 (n type semiconductor layer) constituting pn junction 30.
埋込層２０は、ｐｎ接合３０を構成する低キャリア濃度ｐ型ＩｎＰ層２６（ｐ型半導体層）とｎ型ＩｎＰ層２４（ｎ型半導体層）を有する。 - 特許庁 - An n-type InP semiconductor board 201 is overlaid with a lightly doped n-type InGaAs light absorption layer 202 and a lightly doped n-type InP aperture layer 203 in this order.
ｎ型ＩｎＰ半導体基板２０１上に低濃度ｎ型ＩｎＧａＡｓ光吸収層２０２及び低濃度ｎ型ＩｎＰ窓層２０３が順次積層されている。 - 特許庁 - The upper section of a laminated structure is formed as a stripe-like ridge, is buried in an InP buried layer 39, and further has a p-InP upper clad layer 40 on it.
積層構造の上部は、ストライプ状リッジとして形成され、ＩｎＰ埋め込み層３９で埋め込まれ、更にその上に、ｐ−ＩｎＰ上部クラッド層４０を有する。 - 特許庁 - An active layer 2 is provided on an n-type InP substrate 1 while a diffraction grating 5 and a p-type InP clad layer 4 are provided on the active layer 2.
ｎ型ＩｎＰ基板１の上には活性層２が設けられており、活性層２の上方には、回折格子５およびｐ型ＩｎＰクラッド層４が設けられている。 - 特許庁 - A semiconductor laser 1 (a first semiconductor optical device) and an optical modulator 2 (a second semiconductor optical device) are integrated on an identical n-type InP substrate 3 (InP substrate).
半導体レーザ１（第１の半導体光素子）と光変調器２（第２の半導体光素子）が、同一のｎ型ＩｎＰ基板３（ＩｎＰ基板）上に集積されている。 - 特許庁 - A low reflection film 46 is provided on the second surface of the n-type InP substrate 32.
ｎ型ＩｎＰ基板３２の裏面上に低反射膜４６が設けられている。 - 特許庁 - To provide a method for manufacturing an InP polycrystal with high productivity and high purity.
生産性が高く、純度の高いＩｎＰ多結晶の製造方法を提供する。 - 特許庁 - An n-type InP layer 36 is provided on the n-type InGaAs layer 34.
ｎ型ＩｎＧａＡｓ層３４上にｎ型ＩｎＰ層３６が設けられている。 - 特許庁 - An n-side electrode 26 is connected to the lower surface of the n-type InP substrate 10.
ｎ型ＩｎＰ基板１０の下面にｎ側電極２６が接続されている。 - 特許庁 - The InP semiconductor region 13 has a periodic structure 20 for distributed feedback.
ＩｎＰ半導体領域１３は、分布帰還のための周期構造２０を有する。 - 特許庁 - A waveform shaping circuit 11 wave-shapes input differential signals INN and INP.
波形整形回路１１は、入力差動信号ＩＮＮ，ＩＮＰを波形整形する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
