「InP」を含む例文一覧(575)

＜前へ 1 2 3 4 5 6 7 8 9 10 11 12 次へ＞
  • POLISHING SOLUTION AND POLISHING METHOD OF InP WAFER
    ＩｎＰウエハの研磨液とＩｎＰウエハの研磨方法 - 特許庁
  • InP SEMICONDUCTOR LASER ELEMENT AND ITS MANUFACTURE
    ＩｎＰ系半導体レ—ザ素子及びその作製方法 - 特許庁
  • InP-BASED SEMICONDUCTOR DEVICE USING GaAs SUBSTRATE
    ＧａＡｓ基板を用いたＩｎＰ系半導体装置 - 特許庁
  • In the photodetector, an n-InP layer 34, an i-InGaAs layer 36, and a p-InP layer 38 are continuously formed on an n-InP substrate 32 by the MOCVD method, etc.
    ｎ−ＩｎＰ基板３２上に、ＭＯＣＶＤ法等によりｎ−ＩｎＰ層３４，ｉ−ＩｎＧａＡｓ層３６，ｐ−ＩｎＰ層３８を連続成長する。 - 特許庁
  • A p-InP clad layer and high dope GaInAs contact layer are successively laminated on the p-InP buried layer and the carrier block layers applied to both sides of the p-InP buried layer.
    ｐ−ＩｎＰ埋め込み層及びその両側のキャリアブロック層上には、ｐ−ＩｎＰクラッド層及び高ドープＧａＩｎＡｓコンタクト層が、順次、積層されている。 - 特許庁
  • To allow an InP substrate to be reused by forming a device layer subjected to pseudo-lattice matching or lattice matching on the InP substrate and peeling the InP substrate from the device layer.
    ＩｎＰ基板に擬似格子整合もしくは格子整合させたデバイス層を形成し、そのデバイス層よりＩｎＰ基板を剥離して、ＩｎＰ基板の再利用を可能とする。 - 特許庁
  • DRY ETCHING METHOD OF InP AND METHOD OF FORMING VIA HOLE
    ＩｎＰのドライエッチング方法およびビアホール形成方法 - 特許庁
  • Carrier concentration C2 of the second InP layer 15 is higher than the carrier concentration C1 of the first InP layer 13.
    第２のＩｎＰ層１５のキャリア濃度Ｃ２は第１のＩｎＰ層１３のキャリア濃度Ｃ１より大きい。 - 特許庁
  • MANUFACTURING InP DISTRIBUTED FEEDBACK TYPE SEMICONDUCTOR LASER
    ＩｎＰ系分布帰還型半導体レーザの製造方法 - 特許庁
  • A semiconductor crystal comprising an n-type InP buffer layer 2, an undoped GaInAs light-absorbing layer 3, an undoped InP diffusion buffer layer 4 and a p-type InP window layer 5 is successively grown on an n-type InP substrate 1.
    ｎ型ＩｎＰ基板１上に、ｎ型ＩｎＰバッファ層２、アンドープＧａＩｎＡｓ光吸収層３、アンドープＩｎＰ拡散バッファ層４、およびｐ型ＩｎＰ窓層５からなる半導体結晶を順に成長させた。 - 特許庁
  • The variable wavelength element section has an n-InP lower clad layer 18, a variable wavelength layer 20, an i-InP layer 22, an active layer 24, a p-InP spacer layer 26, a p-diffraction grating 28, and a p-InP buried layer 30 on the substrate.
    波長可変素子部は、基板上に、ｎ−ＩｎＰ下部クラッド層１８、波長可変層２０、ｉ−ＩｎＰ層２２、活性層２４、ｐ−ＩｎＰスペーサ層２６、ｐ−回折格子２８、及びｐ−ＩｎＰ埋め込み層３０を備える。 - 特許庁
  • A laminate structure of InP buffer layer 14, an active layer 16, a InP spacer layer 18 in the thickness of 200 nm, a GaInAs diffraction grating 20, and a InP clad layer 22 embedding the diffraction grating is provided on a InP substrate 12.
    ＩｎＰ基板１２上に、ＩｎＰバッファ層１４、活性層１６、膜厚２００ｎｍのＩｎＰスペーサ層１８、のＧａＩｎＡｓ回折格子２０、及び回折格子を埋め込んだＩｎＰクラッド層２２の積層構造を備える。 - 特許庁
  • In the process (3), the active layer or the like is formed on an InP substrate.
    （３）ＩｎＰ基板上に活性層等を形成する。 - 特許庁
  • The upper surfaces of the n-type InP layer 13 and the p-type InP region 14 are covered with a surface protection film 15.
    ｎ型ＩｎＰ層１３及びｐ型ＩｎＰ領域１４の上面は表面保護膜１５により覆われている。 - 特許庁
  • The ridge protective layer 10 is composed of a high resistance semiconductor material of nondoped InP or Fe doped InP.
    リッジ保護層１０は、ノンドープＩｎＰあるいはＦｅドープＩｎＰなどの高抵抗半導体材料で構成されている。 - 特許庁
  • The mentioned structure can suppress diffusion of Zn from the p-type InP substrate 1 to the InGaAsP MQW active layer 6.
    上記構造とすることにより、ｐ型InP基板１からInGaAsP MQW活性層６へのZnの拡散を抑制することができる。 - 特許庁
  • In the process (4), the active layer on the InP substrate is subjected to mesa etching.
    （４）ＩｎＰ基板上の活性層をメサエッチングする。 - 特許庁
  • The buried region 9 contains an iron-doped InP layer 11.
    埋め込み領域９は鉄ドープＩｎＰ層１１を含む。 - 特許庁
  • A phosphor supply substance 13 has an InP surface 13a.
    リン供給体１３はＩｎＰ表面１３ａを有する。 - 特許庁
  • A p-type InP impurity diffusion region which constitutes a light receiver 9 is provided in part of the i-type InP window layer.
    ｉ型ＩｎＰ窓層の一部に、受光部９となるｐ型ＩｎＰ不純物拡散領域が設けられている。 - 特許庁
  • Using the mask 20a, an InP layer 24 is formed on the InP substrate 10a so as to embed the semiconductor mesa 22.
    マスク２０ａを用いて、半導体メサ２２を埋め込むように、ＩｎＰ基板１０ａ上にＩｎＰ層２４を形成する。 - 特許庁
  • A ridge type InP semiconductor laser element 12 is formed on an n-type InP substrate 1.
    本半導体レーザ素子１２は、ｎ−ＩｎＰ基板１上に形成されたＩｎＰ系リッジ型半導体レーザ素子である。 - 特許庁
  • In order to resolve the tradeoff, a semiconductor DBR mirror film for which the InP layer 102a and an InGaAlAs-MQW layer 102b are alternately laminated is applied.
    上記のトレードオフ解消のためにInP層102aとInGaAlAs-MQW層102bが交互に積層された半導体DBR反射鏡膜を適用する。 - 特許庁
  • An avalanche multiplication layer 3, a p-type InP electric field relaxation layer 4, a light absorption layer 5 and an undoped InP window layer 6 are laminated on the principal plane of an n-type InP substrate 1 in that order.
    ｎ型ＩｎＰ基板１の主面上に、アバランシェ増倍層３、ｐ型ＩｎＰ電界緩和層４、光吸収層５、及びアンドープＩｎＰ窓層６が順に積層されている。 - 特許庁
  • By forming an InP metamorphic buffer layer 2 having a thickness of 4 μm or above and a surface defect density of 10^8/cm^2 or less on the GaAs substrate 1, the InP-based semiconductor element 11 having a superior property and a high reliability can be formed on the GaAs substrate.
    GaAs基板１上にInPメタモルフィックバッファ層２を、厚さ４μｍ以上として、その表面の欠陥密度を１０^８／ｃｍ^２以下にすることによって、GaAs基板上に、すぐれた特性と信頼性を有する、InP系半導体素子１１を構成する - 特許庁
  • A pin photodiode is formed by laminating an n-InP layer 22, an I-InGaAs layer 24, and an n-InP layer 26 on an n-InP substrate 20 and forming p-type diffusion areas 28 by diffusing Zn in the n-InP layer 26.
    ｎ−ＩｎＰ基板２０上に、ｎ−ＩｎＰ層２２，ｉ−ＩｎＧａＡｓ層２４，ｎ−ＩｎＰ層２６が積層され、ｎ−ＩｎＰ層２６内にＺｎが拡散されてｐ型拡散領域２８が形成され、ｐｉｎフォトダイオードが作られている。 - 特許庁
  • An n-InP buffer layer 3, an n^--InGaAs light absorbing layer 4, an n-InGaAsP intermediate layer 5, an n^+-InP avalanche multiplication layer 6, and an n^--InP window layer 7 are formed sequentially on an n^+-InP substrate 2 by epitaxial growth.
    ｎ^＋−ＩｎＰ基板２上に、ｎ−ＩｎＰバッファ層３、ｎ^−−ＩｎＧａＡｓ光吸収層４、ｎ−ＩｎＧａＡｓＰ中間層５、ｎ^＋−ＩｎＰアバランシェ増倍層６、ｎ^−−ＩｎＰ窓層７をエピタキシャル成長法により、順次積層する。 - 特許庁
  • An n-InP buffer layer 2, a GRIN-SCH-MQW active layer 3 and a p-InP spacer layer 4 are formed sequentially on an n-InP substrate 1 wherein the upper region of the n-InP buffer layer 2, the GRIN-SCH-MQW active layer 3 and the p-InP spacer layer 4 have a mesa stripe structure.
    ｎ−ＩｎＰ基板１上に順次ｎ−ＩｎＰバッファ層２、ＧＲＩＮ−ＳＣＨ−ＭＱＷ活性層３、ｐ−ＩｎＰスペーサ層４が積層され、ｎ−ＩｎＰバッファ層２の上部領域、ＧＲＩＮ−ＳＣＨ−ＭＱＷ活性層３およびｐ−ＩｎＰスペーサ層４はメサストライプ状の構造となっている。 - 特許庁
  • InP-BASED LIGHT RECEIVING DEVICE AND METHOD FOR MANUFACTURING SAME
    ＩｎＰ系受光素子とＩｎＰ系受光素子の製造方法 - 特許庁
  • In a semiconductor device, an N-InP buffer layer 2 0.5 to 2 μm in thickness is grown on an N-InP substrate 1 through a MOVPE method.
    ｎ−ＩｎＰ基板１上に，ｎ−ＩｎＰバッファ層２（厚さ０．５〜２μｍ）をＭＯＶＰＥ法によって成長させる。 - 特許庁
  • The clad layer 8m is constituted of a p-type InP, while the part 80e is constituted of an n-type InP.
    第２クラッド層８ｍがｐ型ＩｎＰで構成されるのに対し、半導体埋込部８０ｅはｎ型ＩｎＰで構成される。 - 特許庁
  • Band gap wavelength of the n-type InP layer 12a is larger than wavelength λof incident light, and the n-type InP layer 12a does not absorb the incident light.
    ｎ型ＩｎＰ層１２ａは、バンドギャップ波長が入射光の波長λより大きく、入射光を吸収しない。 - 特許庁
  • The n-type InP layer 14 and the p-type InP layer 13 are electrically connected with each other by means of a metal electrode 23 (third electrode).
    ｎ型ＩｎＰ層１４とｐ型ＩｎＰ層１３を金属電極２３（第３の電極）が電気的に接続している。 - 特許庁
  • An n-type InP cladding layer 16 (a third semiconductor layer) is formed on the p-type InP cladding layer 12 and the active layer 15.
    ｐ型ＩｎＰクラッド層１２および活性層１５上にｎ型ＩｎＰクラッド層１６（第３の半導体層）を形成する。 - 特許庁
  • A reference voltage generating circuit 83 generates a reference voltage INP from the output voltage Vc of the voltage follower that comprises the operational amplifier 12.
    基準電圧生成回路８３は、オペアンプ１２から成るボルテージフォロアの出力電圧Ｖｃから基準電圧INPを生成する。 - 特許庁
  • More specifically, a crucible 1 containing the InP crystalline body having the composition described above as the raw material is installed in heating furnaces 6, 8 where the raw material heated to above its melting point and is melted and, thereafter, the raw material melt 2 is gradually cooled, by which the InP single crystal is grown.
    具体的には、上記組成のInP結晶体を原料として収納したルツボ（１）を加熱炉（６，８）内に設置して、融点以上に加熱して原料を溶融させた後、その原料融液（２）を徐々に冷却してInP単結晶を成長させるようにした。 - 特許庁
  • The stimulation element section 14 has a common n-InP lower clad layer, an active layer 32 in common with a variable wavelength layer, and a common i-InP layer, and has a p-InP spacer layer 34, a p-diffraction grating 36, and a p-InP buried layer 38 on it.
    励起素子部１４は、共通のｎ−ＩｎＰ下部クラッド層、波長可変層と共通の活性層３２、及び共通のｉ−ＩｎＰ層を備え、その上にｐ−ＩｎＰスペーサ層３４、ｐ−回折格子３６、ｐ−ＩｎＰ埋め込み層３８を備える。 - 特許庁
  • Then, after a p-type InP block layer 7 and an n-type InP block layer 8 are formed on both the sides of a ridge 6, the n-type InP block layer 8 formed on the (111) B surface of the p-type InP block layer 7 is removed by a second dry etching process.
    次に、リッジ部６の両側に、ｐ型ＩｎＰブロック層７およびｎ型ＩｎＰブロック層８を形成した後、ｐ型ＩｎＰブロック層７の（１１１）Ｂ面の上に形成されたｎ型ＩｎＰブロック層８を第２のドライエッチングによって除去する。 - 特許庁
  • A p-type InP buffer layer 2, an active layer 3, and an n-type InP clad layer 4 formed on a p-type InP substrate 1 are processed through a first dry etching process for the formation of a ridge 6.
    ｐ型ＩｎＰ基板１の上に形成された、ｐ型ＩｎＰバッファ層２、活性層３およびｎ型ＩｎＰクラッド層４を第１のドライエッチングにより加工して、リッジ部６を形成する。 - 特許庁
  • The light receiving element is made by forming an n-InP buffer layer 102, an n-InGaAs optical absorption layer 103, and an n-InP window layer 104 in sequence on an InP substrate 101.
    本発明に係る受光素子は、ＩｎＰ基板１０１上に、ｎ−ＩｎＰバッファ層１０２、ｎ−ＩｎＧａＡｓ光吸収層１０３、ｎ−ＩｎＰ窓層１０４が順次形成されている。 - 特許庁
  • To provide a method of producing an InP single crystal substrate by which the InP single crystal substrate completely free from dish-draped corrosion holes can be produced without lowering productivity of the InP single crystal.
    ＩｎＰ単結晶の生産性を低下させることなく、皿状腐食孔を完全に無くしたＩｎＰ単結晶基板を製造することができるＩｎＰ単結晶基板の製造方法を提供する。 - 特許庁
  • An n-type InP clad layer 2, a GaInAsP active layer 3, a p-type InP clad layer 4, and a p-type GaInAsP cap layer 11 are grown on an n-type InP substrate 1 doped with sulfur in turn.
    イオウがドープされたｎ型ＩｎＰ基板１の上に、順次、ｎ型ＩｎＰクラッド層２、ＧａＩｎＡｓＰ活性層３、ｐ型ＩｎＰクラッド層４、ｐ型ＧａＩｎＡｓＰキャップ層１１を成長させる。 - 特許庁
  • The non-doped InP layer 24 depletes this region, and moderates the electric field between the n-InP hole block layer 23 and the p-InP upper clad layer 25 in the EA optical modulator region 10B.
    ノンドープＩｎＰ層２４は、この領域を空乏化させ、ＥＡ光変調器領域１０Ｂにおける、ｎ−ＩｎＰホールブロック層２３とｐ−ＩｎＰ上部クラッド層２５との間の電界を緩和する。 - 特許庁
  • The metamorphic buffer layer 12 is an As-doped InP layer 12A formed by crystal growing the InP layer (not shown) on the substrate 11 and doping the As all over the InP layer.
    メタモルフィックバッファ層１２は基板１１上にＩｎＰ層（図示せず）を結晶成長させると共にそのＩｎＰ層の全体にＡｓをドープすることにより形成されたＡｓドープＩｎＰ層１２Ａである。 - 特許庁
  • To planarize a step formed accompanied by the growth of an InP layer.
    ＩｎＰ層の成長に伴い形成された段差を平坦化する。 - 特許庁
  • A semiconductor laser section I, an optical modulator section II, and an isolation section III that separates the semiconductor laser section I from the optical modular section II are provided on a p-type InP substrate 2.
    ｐ型InP基板２の上に、半導体レーザ部I、光変調器部II、およびこれらを分離するアイソレーション部IIIが設けられている。 - 特許庁
  • First, an active layer 3 is formed on an n-type InP substrate 1.
    まず、ｎ型ＩｎＰ基板１上に、活性層３を形成する。 - 特許庁
  • A p-side electrode 36 is provided on the p-InP cap layer and an n side electrode 38 is provided on the back surface of the n-InP substrate.
    ｐ−ＩｎＰキャップ層上にはｐ側電極３６が、ｎ−ＩｎＰ基板の裏面にはｎ側電極３８が設けてある。 - 特許庁
  • A substrate produced by sequentially growing an undoped InGaAs layer, an n-type InP layer on an n-type InP substrate by MOVPE is employed.
    ｎ型ＩｎＰ基板上に、順次、アンドープＩｎＧａＡｓ層，ｎ型ＩｎＰ層をＭＯＶＰＥ法により成長した基板を用いた。 - 特許庁
  • The active region 17 is formed on the InP substrate 21.
    活性領域１７は、ＩｎＰ基板２１上に設けられている。 - 特許庁
＜前へ 1 2 3 4 5 6 7 8 9 10 11 12 次へ＞

例文データの著作権について

  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.