「InP」を含む例文一覧(575)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 12 次へ＞- At the formation of the mass transport part 30a on the side of the upper InP clad layer 26, the inventor newly finds out that an InP-embedded layer 30 can be formed with high precision.
このような上側ＩｎＰクラッド層２６の側面にマストランスポート部３０ａを形成した場合、ＩｎＰ埋込層３０を高い精度で形成できることを発明者らは新たに見いだした。 - 特許庁 - In the semiconductor infrared radiation detecting element, in which a light absorption layer is laminated on a compound semiconductor substrate composed of GaAs or InP, the face orientation of the compound semiconductor substrate surface is set to (111)A plane.
GaAs又はInPからなる化合物半導体基板上に光吸収層を積層した半導体赤外線検出素子において、前記化合物半導体基板表面の面方位を(111)A面とした。 - 特許庁 - The mach-zehnder optical modulators 2 and 3 each includes an undoped layer 20 which includes an active layer 12, an n-type InP clad layer 11 and a p-type InP clad layer 14 which include the undoped layer 20 therebetween.
マッハツェンダ型光変調器２，３の各々は、活性層１２を含むアンドープ層２０と、アンドープ層２０を挟むｎ型ＩｎＰクラッド層１１及びｐ型ＩｎＰクラッド層１４とを有する。 - 特許庁 - To restrain accumulation of carrier in an interface between an InAlAs buffer layer and an InP substrate in an epitaxial wafer of an n-type InAlAs/InGaAs system HEMT structure using InP in a substrate.
基板にＩｎＰを用いたｎ型ＩｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴ構造のエピタキシャルウェハにおいて、ＩｎＡｌＡｓバッファ層とＩｎＰ基板との界面におけるキャリアの蓄積を抑制することを可能とする。 - 特許庁 - The epitaxial wafer, having an epitaxial lamination structure of group III-V compound semiconductor, includes: InP substrate 1, a multiple quantum well structure 3, and InP layer 5 forming a surface layer.
ＩＩＩ−Ｖ族化合物半導体のエピタキシャル積層構造を有するウエハであって、ＩｎＰ基板１と、多重量子井戸構造３と、表面層を構成するＩｎＰ層５とを備えることを特徴とする。 - 特許庁 - The inserted p-InGaP spacer layer 9 prevents electronic carriers injected from the n-InP substrate 1 side to the SCH-distortion MQW from overflowing to the p-InP clad layer 10.
挿入されたｐ-ＩｎＧａＰスペーサ層９は、ｎ-ＩｎＰ基板１側から、ＳＣＨ-歪ＭＱＷに注入されてくる電子キャリアが、ｐ-ＩｎＰクラッド層１０にオーバフローするのを防止する。 - 特許庁 - A p-type InP region 14 (a second conductive type semiconductor region) is formed on a portion of the upper surface of the n-type InP layer 13 by selectively performing impurity diffusion and ion implantation.
選択的に不純物拡散やイオン注入を行うことで、ｎ型ＩｎＰ層１３の上面の一部にｐ型ＩｎＰ領域１４（２導電型半導体領域）が形成されている。 - 特許庁 - The stacked structure from the p-InP buried layer 26 to the n-InP lower clad layer 14 is worked as a striped mesa, and both sides of the mesa are buried by a current block structure.
ｐ−ＩｎＰ埋め込み層２６からｎ−ＩｎＰ下部クラッド層１４の上部までの積層構造は、ストライプ状メサとして加工され、メサの両側は、電流ブロック構造で埋め込まれている。 - 特許庁 - An n-type InGaAs optical absorption layer 12 and an n-type InP layer 13 (a first conductive type semiconductor layer) which works as a window layer and a doubling layer are sequentially laminated on an n-type InP substrate 11.
ｎ型ＩｎＰ基板１１上に、ｎ型ＩｎＧａＡｓ光吸収層１２と、窓層及び倍増層であるｎ型ＩｎＰ層１３（第１導電型半導体層）とが順番に積層されている。 - 特許庁 - A GaAs substrate, an InP substrate, a GaN substrate, an Al_2O_3 substrate, or the like is used as the inclined substrate 11.
傾斜基板１１としてはＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、Ａｌ_2 Ｏ_3 基板などを用いる。 - 特許庁 - It further includes a low-refractivity adjustment film 18c between the HR film 18B and the InP block 19.
また、ＨＲ膜１８ＢとＩｎＰブロック１９の間に低屈折率調整膜１８ｃを備える。 - 特許庁 - The InP buried in the groove 53a is integrated with the clad layer 56, and formed as a portion of the clad layer 56.
溝５３ａ内に埋め込まれたＩｎＰはクラッド層５６と一体化し、クラッド層５６の一部となる。 - 特許庁 - An n-type InP current block layer 1 is provided on the surface part of the substrate 11.
ｐ−ＩｎＰ基板１１の表面部分にｎ−ＩｎＰ電流ブロック層１２が設けられている。 - 特許庁 - To eliminate the influence of scattered light from the rear surface of an InP substrate exerted upon a light receiving section.
受光部におけるＩｎＰ基板裏面からの散乱光の影響をなくすことを目的とする。 - 特許庁 - On an InP substrate 10, a laminated body 19 composed of semiconductor including an active layer 12 is formed.
ＩｎＰ基板１０上に、半導体からなり活性層１２を含む積層体１９を形成する。 - 特許庁 - The n-type InGaAs layer 34 has a smaller bandgap than that of the n-type InP substrate 32.
このｎ型ＩｎＧａＡｓ層３４は、ｎ型ＩｎＰ基板３２のバンドギャップよりも小さいバンドギャップを持つ。 - 特許庁 - As a result of heat treatment, uniformity in the thickness of an InP semiconductor 29a is improved by migration.
熱処理の結果、マイグレートによりＩｎＰ半導体２９ａの厚みの均一性が良好になる。 - 特許庁 - The III-V compound semiconductor light-absorbing layer 18 is arranged on the InP substrate 4.
ＩＩＩ−Ｖ族化合物半導体光吸収層１８はＩｎＰ基板４上に設けられている。 - 特許庁 - In a semiconductor laser 100, an i-type InP layer 11 is disposed below a pad section 18-1.
半導体レーザ１００において，パッド部１８−１の下方にｉ型ＩｎＰ層１１が配されている。 - 特許庁 - To provide a compound semiconductor device that can reduce contact resistance and establish high speed performance of an InP-based HEMT even if a double-doped InP-based HEMT or a reverse HEMT InP-based HEMT wherein high reliability can be obtained has a micro-fabricable non-alloy ohmic electrode structure.
化合物半導体装置に関し、高信頼性を実現可能なダブルドープ構造ＩｎＰ系ＨＥＭＴ又は逆ＨＥＭＴ構造ＩｎＰ系ＨＥＭＴに於いて、微細化が可能なノンアロイオーミック電極構造の場合にも接触抵抗を低減させ、ＩｎＰ系ＨＥＭＴの高速性能を実現する。 - 特許庁 - The method of manufacturing a semiconductor device includes: forming a sacrificial layer 42 which is pseudomorphic to InP after joining or bonding a support substrate 10 to a flat surface 35A of a protection film 35, and then selectively removing it using hydrofluoric acid to separate the InP substrate 41 from the support substrate 10 including an InP-based device layer 21.
保護膜３５の平坦面３５Ａに支持基板１０を接合もしくは接着したのち、ＩｎＰと疑似格子整合するＩｎＡｌＡｓからなる犠牲層４２を、フッ酸を用いて選択的に除去することにより、ＩｎＰ基板４１を、ＩｎＰ系のデバイス層２１を含む支持基板１０から剥離する。 - 特許庁 - The p-type InP embedded layer 10 and the diffraction lattices 8a, 8b are etched to form a ridge 11.
ｐ型ＩｎＰ埋め込み層１０と回折格子８ａ，８ｂをエッチングしてリッジ１１を形成する。 - 特許庁 - The photodetector 41 is possessed of a laminated structure composed of an N-AlInAs layer 22 of thickness 100 nm, an N-InP clad layer 23, an MQW active layer 24, a P-InP clad layer 25, a P-AlInAs layer 26 of thickness 50 nm, a P-type InP clad layer 27, and a P-GaInAs contact layer 28.
受光素子は、ｎ−ＩｎＰ基板上に、膜厚１００ｎｍのｎ−ＡｌＩｎＡｓ層２２、ｎ−ＩｎＰクラッド層２３、ＭＱＷ活性層２４、ｐ−ＩｎＰクラッド層２５、膜厚５０ｎｍのｐ−ＡｌＩｎＡｓ層２６、ｐ−ＩｎＰクラッド層２７、及びｐ−ＧａＩｎＡｓコンタクト層２８の積層構造を有する。 - 特許庁 - In the master-slave control, a target displacement angle INP is calculated as a displacement angle of an optimal intake camshaft 22 depending on the engine operational state, and an actual displacement angle INR of the intake camshaft 22 is brought close to the target displacement angle INP.
主従制御では、エンジンン運転状態に応じた最適な吸気カムシャフト２２の変位角として目標変位角ＩＮＰが算出され、これに向けて同シャフト２２の実変位角ＩＮＲが近づけられる。 - 特許庁 - According to this structure, the InP semiconductor substrate 3 and the current block portion 13 are not in direct contact with each other, so that the diffusion of the dopant (S) into the current block portion 13 from the InP semiconductor substrate 3 can effectively be suppressed.
この構成により、ＩｎＰ半導体基板３と電流ブロック部１３とが直接接しないので、ＩｎＰ半導体基板３から電流ブロック部１３へのドーパント（Ｓ）の拡散を効果的に抑制できる。 - 特許庁 - On the other hand, in the independent control, the target displacement angles INP, EXP are calculated as optimal valves depending on the engine operational status, the actual displacement angles INR, EXR are brought close to the target displacement angles INP, EXP.
一方、独立制御では、エンジン運転状態に応じた最適な値として上記目標変位角ＩＮＰ，ＥＸＰがそれぞれ算出され、これらに向けて実変位角ＩＮＲ，ＥＸＲが近づけられる。 - 特許庁 - Ridge structure 18 is formed, on which a p type InP clad layer 12 (p type clad layer), an AlGaInAs distortion quantum well active layer 14 (active layer) and an n type InP clad layer 16 (n type clad layer) are laminated.
ｐ型ＩｎＰクラッド層１２（ｐ型クラッド層）、ＡｌＧａＩｎＡｓ歪量子井戸活性層１４（活性層）及びｎ型ＩｎＰクラッド層１６（ｎ型クラッド層）が積層されたリッジ構造１８が形成されている。 - 特許庁 - A part 44 of an output side slab waveguide which has been conventionally formed by an InP waveguide and a plurality of output waveguides 45 which has been similarly formed by the InP waveguides are formed as PLC waveguides.
従来はＩｎＰ導波路で形成されていた出力側スラブ導波路の一部４４と、同様にＩｎＰ導波路で形成されていた複数の出力導波路４５を、ＰＬＣ導波路で形成している。 - 特許庁 - In this absorption type semiconductor quantum well optical modulator, thickness of semiconductor well layers 27p to 27n are made to become successively thinner from the semiconductor well layer 27p being the closest to a p-InP clad layer 25 toward the semiconductor well layer 27n being the closest to n-InP clad layer 21.
ｐ−ＩｎＰクラッド層２５に最も近接する半導体井戸層２７_p から、ｎ−ＩｎＰクラッド層２１に最も近接する半導体井戸層２７_n に向かって、それら層厚を順次薄くなるようにした。 - 特許庁 - An InAlAs barrier layer 12 having a trench TR of opposed one side face of a plane A (111) and another side face of a plane B (331) is formed on an InP substrate 11 having an asymmetrical V-groove of one side face of a plane (100) and another side face of a plane (011).
一方の側面が (100)面、他方の側面が (011)面の非対称Ｖ溝を有する InP基板11上に、向かい合う一方の側面が(111)A面、他方の側面が(331)B面のトレンチTRを有するInAlAsバリア層12を形成する。 - 特許庁 - To provide a method for producing a semiinsulating InP single crystal in which a different kind (impurity) of element is added to an InP substrate uniformly from the top to the bottom of crystal by a simple method without requiring a high-pressure facility.
高圧設備を必要とせず、簡便な方法で、結晶の上部から下部に至るまで均一に異種（不純物）元素をＩｎＰ基板中へ添加した半絶縁性ＩｎＰ単結晶を製造する。 - 特許庁 - According to this semiconductor laser, a group III-V compound semiconductor layer 21 is formed between an embedded semiconductor layer 19 formed of an InP semiconductor and a second clad layer 23 formed of an n-type InP semiconductor.
本発明に係る半導体レーザによれば、ＩｎＰ半導体からなる埋込半導体層１９とｎ型ＩｎＰ半導体からなる第２クラッド層２３との間にIII−Ｖ族化合物半導体層２１が設けられる。 - 特許庁 - In a semiconductor laser using a semiconductor quantum well structure on an InP substrate as an active layer, a well layer contains any of InGaAsP, InAsP, or InGaAs not containing Sb, and a barrier layer contains InGaPSb or InGaAsPSb containing Sb.
InP基板上の半導体量子井戸構造を活性層とする半導体レーザにおいて、井戸層にはSbを含まないInGaAsPまたはInAsPまたはInGaAsのいずれかを用い、障壁層にはSbを含むInGaPSbまたはInGaAsPSbのいずれかを用いる。 - 特許庁 - A p-InP blocking layer 8 and an n-InP blocking layer 9 are laminated adjacently to the upper region of the buffer layer 2, the active layer 3 and the spacer layer 4.
ｎ−ＩｎＰバッファ層２の上部領域、ＧＲＩＮ−ＳＣＨ−ＭＱＷ活性層３およびｐ−ＩｎＰスペーサ層４に隣接してｐ−ＩｎＰブロッキング層８、ｎ−ＩｎＰブロッキング層９が積層される。 - 特許庁 - An InP semiconductor region 13 is a first conductive type, and the first conductive type is for example, n-type.
ＩｎＰ半導体領域１３は第１導電型を有しており、例えば第１導電型はｎ型である。 - 特許庁 - It further includes a first isolated layer 106a and a second isolated layer 106b made of semi-insulating InP.
また、半絶縁性のＩｎＰからなる第１分離層１０６ａおよび第２分離層１０６ｂを備える。 - 特許庁 - The upper surface of the third buried layer 9 is covered with a semiconductor layer 11 made of n-type InP.
第３埋め込み層９の上面は、ｎ型のＩｎＰからなる半導体層１１により覆われている。 - 特許庁 - A p-type InGaAs contact layer 30 is laminated on the waveguide and InP layers 40.
活性層導波路とＦｅドープＩｎＰ層４０との上には、ｐ型ＩｎＧａＡｓコンタクト層３０が積層される。 - 特許庁 - The band-gap energy of the light absorption recombination layer 12 is smaller than that of the n-type InP substrate 10.
光吸収再結合層１２のバンドギャップエネルギーは、ｎ型ＩｎＰ基板１０のバンドギャップエネルギーよりも小さい。 - 特許庁 - The optical waveguide part 21 includes an optical waveguide layer 6 and an undoped InP layer 7 on the clad layer 2.
光導波路部２１は、クラッド層２上に、光導波層６およびアンドープ型ＩｎＰ層７を備える。 - 特許庁 - Each layer of the optical waveguide layer other than the well layer 28 consists of (Al_xGa_1-x)InP of 0.66<x.
井戸層２８を除く光導波路層の各層は、０．６６＜ｘの（Ａｌ_ｘＧａ_１−ｘ）ＩｎＰからなる。 - 特許庁 - After the layers 2 are formed, an n-type InP layer 3 is formed on the substrate 1 and the current blocking layers 2.
次に、ｎ型ＩｎＰ基板１およびｐ型電流阻止層２の上に、ｎ型ＩｎＰ層３を形成する。 - 特許庁 - The N--InGaAs light absorbing layer 3 is larger in lattice constant than the InP substrate 1 by 1% or more.
ｎ^-−ＩnＧaＡs光吸収層３は、ＩnＰ基板１との間の格子定数差が１％以上大きい。 - 特許庁 - Thereafter, the etched-off recessed sections are flattened by regrowing i-InP in the sections.
次に、エッチングにより除去した凹状部分にｉ−ＩｎＰの再成長を行い、凹状部分を埋込み平坦化する。 - 特許庁 - A Zn-doped InP layer 14 is formed on the active layers 12a and 12b of the optical elements 21 and 22, respectively.
これらの光素子の活性層１２ａ、１２ｂ上には、ＺｎドープＩｎＰ層１４が形成されている。 - 特許庁 - On the n-type InP cladding layer 16, an insulating film 17 is formed so as to cover the upper part of the active layer 15.
ｎ型ＩｎＰクラッド層１６上に、活性層１５の上方を覆うように絶縁膜１７を形成する。 - 特許庁 - InP-BASED HIGH-TEMPERATURE LASER HAVING InAsP QUANTUM WELL LAYER AND Gax(AlIn) l-xP BARRIER LAYER
ＩｎＡｓＰ量子井戸層とＧａｘ（ＡｌＩｎ）ｌ−ｘＰ障壁層とを有するＩｎＰベースの高温レーザー - 特許庁 - The semiconductor photo detector 1 includes a photoelectric converter 4 formed on top of a semiconductor substrate 2 containing InP.
半導体受光素子１は、ＩｎＰを含む半導体基板２上に設けられた光電変換部４を有する。 - 特許庁 - A ring-shaped anode electrode 17 (a second electrode) is connected to the upper surface of the p-type InP region 14.
ｐ型ＩｎＰ領域１４の上面に、輪っか状のアノード電極１７（第２電極）が接続されている。 - 特許庁 - Optical layer thickness of the n-type InP layer 12a is larger than optical layer thickness of the n-type InGaAs layer 12b.
ｎ型ＩｎＰ層１２ａの光学層厚はｎ型ＩｎＧａＡｓ層１２ｂの光学層厚より大きい。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
