「InP」を含む例文一覧(575)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 12 次へ＞- To provide a method for reducing the crack or chip of a wafer at the time of making a semiconductor layer epitaxially grow on an InP substrate, and for manufacturing PD with a yield.
ＩｎＰ基板上に半導体層をエピタキシャル成長させる際のウェハの割れや欠けを低減し、ＰＤを歩留まりよく製造できる方法を提供することを目的とする。 - 特許庁 - First, a semiconductor layer (a first semiconductor layer) 102 including carbon (C)-added GaAsSb is formed on a substrate 101 including ferrite (Fe)-added semi-insulated InP.
まず、Ｆｅが添加された半絶縁性のＩｎＰからなる基板１０１の上に、炭素（Ｃ）を添加したＧａＡｓＳｂからなる半導体層（第１半導体層）１０２を形成する。 - 特許庁 - Input transistor pairs (101A and 101B) supply the voltage at a reference node N1 to either of nodes na1 and nb1 according to input signal pairs (INP and INM).
入力トランジスタ対（１０１Ａ，１０１Ｂ）は、入力信号対（ＩＮＰ，ＩＮＭ）に応じて、基準ノードＮ１における電圧をノードｎａ１，ｎｂ１のうちいずれか一方に供給する。 - 特許庁 - An N+-distortion relaxation buffer layer 2, an N--InGaAs light absorbing layer 3, an N-InAsP window layer 4, and an N--InAsP window layer 5 are successively formed on an InP substrate 1 in this sequence for the formation of a photodiode.
フォトダイオードは、ＩnＰ基板１上に、ｎ^+−歪緩和バッファ層２、ｎ^-−ＩnＧaＡs光吸収層３、ｎ−ＩnＡsＰ窓層４、及び、ｎ^-−ＩnＡsＰ窓層５がこの順に形成される。 - 特許庁 - Antimony is contained in an InP layer 23 grown on the light receiving layer 21 as an impurity by memory effect of antimony supplied when a GaAsSb layer of the light receiving layer grows.
受光層２１のＧａＡｓＳｂ層の成長の際に供給されたアンチモンのメモリ効果により、受光層２３上に成長されるＩｎＰ層２３に、不純物としてアンチモンが含まれる。 - 特許庁 - An n-type light absorption recombination layer 12, an n-type multilayer reflection film 14, a light absorption layer 16, and a window layer 18 are sequentially stacked on an n-type InP substrate 10.
ｎ型ＩｎＰ基板１０上に、ｎ型の光吸収再結合層１２、ｎ型の多層反射膜１４、光吸収層１６、及び窓層１８が順に積載されている。 - 特許庁 - To provide a semiconductor light element on an InP (indium phosphide) substrate having an active layer constituted of an Al series material reduced in oxidization of an Al containing layer while improving heat dissipating property.
放熱性を改善しつつＡｌ含有層の酸化が低減された、Ａｌ系材料で構成された活性層を有するＩｎＰ基板上の半導体光素子を提供すること。 - 特許庁 - To realize stable motion by solving a problem associated with occurrence of variation of a core layer voltage in a semiconductor optical modulation waveguide such as a nin type InP/InGaAsP optical modulator.
ｎｉｎ形ＩｎＰ／ＩｎＧａＡｓＰ光変調器のような半導体光変調導波路でコア層電圧の変動が起こるという課題を解決し、安定動作を実現する。 - 特許庁 - The spikes of the present invention can be used to stop dopant diffusion out of a doped layer, in a variety of III-V semiconductor structures, such as InP-based PIN devices.
本発明のスパイクを用いて、ＩｎＰをベースにしたＰＩＮデバイス等、様々なＩＩＩ−Ｖ族半導体構造におけるドープ層からドーパントが拡散するのを妨げることができる。 - 特許庁 - The first semiconductor optical element 47a includes the InP semiconductor layer 1b, a first active layer 3b and a first compound semiconductor layer 5b which are arranged on the first region 61a.
第１の半導体光素子部４７ａは、第１の領域６１ａ上に設けられたＩｎＰ半導体層１ｂ、第１の活性層３ｂ及び第１の化合物半導体層５ｂを含む。 - 特許庁 - The InP clad layer 1310 where the mask 1311 and the mask 1341 are formed is etched by supplying an etching seed, to make a diffraction grating having a different depth.
マスク１３１１とマスク１３４１とが形成されたＩｎＰクラッド層１３１０に対して、エッチング種を供給することによりエッチングを行い、異なる深さの回折格子を作製する。 - 特許庁 - Also, the substrate is configured of not only GaAs but also at least one type of aluminum arsenide (AlAs), indium phosphide (InP), gallium antimonide (GaP) and antimonide (GaSb).
なお、基板は、ＧａＡｓの他に、砒化アルミニウム（ＡｌＡｓ）、燐化インジウム（ＩｎＰ）、燐化ガリウム（ＧａＰ）およびアンチモン化ガリウム（ＧａＳｂ）のうちの少なくとも１種を含む混晶により構成する。 - 特許庁 - To reduce the harmful effect of phosphorous atoms in an InP substrate being emitted from a grid site, and going into an epitaxial layer formed on the substrate when it is heated to a growth temperature.
成長温度に加熱されたときに、ＩｎＰ基板中のＰ原子が格子サイトから放出され、基板上に形成されたエピタキシャル層に入る有害な効果を減少させる。 - 特許庁 - In the active layer in which the electron donating organic compound and compound semiconductor particles working as electron acceptors are mixed, InP having a small band gap is adopted as the compound semiconductor.
電子供与性有機化合物と、電子受容体である化合物半導体粒子を混合した活性層において、化合物半導体として小さなバンドギャップを有するＩｎＰを用いる。 - 特許庁 - This InP single crystal substrate is specified to have 1×1017 atoms/cm3 to 1×1018 atoms/cm3 oxygen atom concentration, <100> direction of the crystal plane and within ±0.03° off-angle degree.
ＩｎＰ単結晶基板中の酸素原子濃度を、１×１０^17原子／ｃｍ^3〜１×１０^18原子／ｃｍ^3の範囲内、面方位を＜１００＞でオフアングルが±０．０３°未満とする。 - 特許庁 - In the manufacturing method of the semiconductor laser 1, a mass transport part 30a is formed on a side of an upper InP clad layer 26 among sides of a semiconductor mesa 21.
本発明に係る半導体レーザ１の製造方法においては、半導体メサ２１の側面のうちの上側ＩｎＰクラッド層２６の側面に、マストランスポート部３０ａが形成される。 - 特許庁 - The second conductivity-type barrier layer 2a is provided in a range of the multiple quantum well 40 in which first conductivity-type dopants contained in the p-InP clad layer 22 are diffused.
第２導電型バリア層２ａは、多重量子井戸４０においてｐ−ＩｎＰクラッド層２２に含まれる第１導電型のドーパントが拡散した範囲に設けられている。 - 特許庁 - A semiconductor substrate is provided, which includes a first III-V compound semiconductor layer lattice-matching or pseudo-lattice-matching InP and not containing arsenic, and a second semiconductor layer which is formed in contact with the first semiconductor layer, includes a III-V compound semiconductor layer lattice-matching or pseudo-lattice-matching InP and can be selectively oxidized with the first semiconductor layer.
ＩｎＰに格子整合または擬格子整合する砒素を含まない３−５族化合物の第１半導体層と、前記第１半導体層に接して形成された、ＩｎＰに格子整合または擬格子整合する３−５族化合物の半導体層であって、前記第１半導体層に対し選択的に酸化が可能な第２半導体層と、を備えた半導体基板が提供される。 - 特許庁 - The laser is provided with an n-InGaAsP grating layer 112 formed above an n-InP substrate 101, an AlGaInAs-MQW active layer 103 formed above the grating layer 112, and a ridge 114 which is formed above the active layer 103 and has a p-InP clad layer 106 and a p-InGaAs contact layer 108.
ｎ−ＩｎＰ基板１０１の上方に形成されたｎ−ＩｎＧａＡｓＰ回折格子層１１２と、この回折格子層１１２の上方に形成されたＡｌＧａＩｎＡｓ−ＭＱＷ活性層１０３と、この活性層１０３の上に形成され、ｐ−ＩｎＰクラッド層１０６およびｐ−ＩｎＧａＡｓコンタクト層１０８を備えたリッジ部１１４とを有する。 - 特許庁 - In the method of flattening/cleaning the surface of the InP crystalline wafer, the surface of the wafer is heat-treated within the temperature range of 330-430°C under the superhigh vacuum condition.
ＩｎＰ結晶ウェーハ表面の平坦・清浄化方法において、ＩｎＰ結晶ウェーハ表面を超高真空中で、温度３３０℃ないし４３０℃の温度範囲において熱処理を施すようにした。 - 特許庁 - In the semiconductor optical amplifier 10 with an active layer 14, which has an optical amplifying function by current injection onto a substrate 11 made of InP, the active layer 14 contains InGaAsSb.
ＩｎＰからなる基板１１上に電流注入による光増幅機能を有する活性層１４を備えた半導体光増幅器１０において、活性層１４が、ＩｎＧａＡｓＳｂを含有している。 - 特許庁 - The sink layer and the raised layer each has a film thickness of 3 nm to 10 nm, the superlattice as a whole has a thickness of 2 μm to 7 μm, and lattice mismatching between the component films of the superlattice and the InP is within a range of ±0.2%.
沈降層、隆起層の膜厚は３ｎｍ〜１０ｎｍで、超格子全体の厚みは２μｍ〜７μｍで、超格子の構成膜のＩｎＰとの格子不整合は±０．２％以下とする。 - 特許庁 - The operational amplifier circuit 100 amplifies a signal INP input into the input differential stage circuit 14 and outputs it from the output stage circuit 13 to drive the capacitive load on the display panel.
演算増幅器回路１００は、入力差動段回路１４に入力された信号ＩＮＰを増幅して出力段回路１３から出力し、表示パネル上の容量性負荷を駆動する。 - 特許庁 - At least the sidewall 112 of the mesa is covered with a semiconductor layer (an undoped InP layer 17, for example) of a first conductivity type, a second conductivity type, a semi-insulating type, or an undoped type.
メサの少なくとも側壁１１２は、その上に成長された、第１導電型、第２導電型、半絶縁型、ないしノンドープの半導体層（例えば、ノンドープＩｎＰ層１７）により被覆されている。 - 特許庁 - The first fluorescent material comprises a nanocrystal InP, with its grain diameter being not more than twice of the exciton Bohr radius, absorbing the light from the element 2, and highly efficiently emitting a red light.
第１の蛍光体は、粒径が励起子ボーア半径の２倍以下であり且つ発光素子２からの光を吸収して赤色光を高効率に発光するナノクリスタルＩｎＰにより構成している。 - 特許庁 - To provide a method for manufacturing a semiconductor element of high reliability by preventing release of P from an InP layer which takes place with oxidation at a high temperature, and preventing a ridge side surface and a bottom part from being roughened.
高温での酸化処理時に発生するＩｎＰ層からのＰの脱離を防ぎ、リッジ側面や底部の荒れを防いで、信頼性の高い半導体素子を作製する方法を提供する。 - 特許庁 - When input voltages INN and INP are respectively inputted to the respective gates of MOS transistors P31 and P32, output currents I3 and I4 are outputted according to the difference between the both input voltages.
ＭＯＳトランジスタＰ３１、Ｐ３２の各ゲートに入力電圧ＩＮＮ、ＩＮＰがそれぞれ入力されると、その両入力電圧の差に応じて出力電流Ｉ３、Ｉ４が出力される。 - 特許庁 - The n-type DBR layer 12 is formed by alternately laminating an n-type InP layer 12a (first semiconductor layer) with low refractive index and an n-type InGaAs layer 12b (semiconductor layer) with high refractive index.
ｎ型ＤＢＲ層１２は、屈折率が低いｎ型ＩｎＰ層１２ａ（第１半導体層）と屈折率が高いｎ型ＩｎＧａＡｓ層１２ｂ（第２半導体層）を交互に積層したものである。 - 特許庁 - The inorganic nanocrystal phosphor particle desirably is at least one sort chosen from CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, and InP or a composite of two or more sorts thereof.
無機ナノ結晶蛍光体粒子は、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＩｎＰから選択される少なくとも１種、またはこれら２種以上の複合体であることが好ましい。 - 特許庁 - An n-type InP board 90a (substrate) laminated with a compound semiconductor layer 20a is transferred and placed on a susceptor 11 in a chamber 13, to which CH_4/H_2/CL_2 mixed gas is supplied.
まず、化合物半導体層２０ａが被着されたｎ型ＩｎＰ基板９０ａ（基体）をチャンバ１３内のサセプタ１１に移載し、チャンバ１３内にＣＨ_４／Ｈ_２／Ｃｌ_２混合ガスを供給する。 - 特許庁 - Then, an SiO_2 mask 1341 which is thicker than the mask 1311 and has a different area is formed at the InP clad layer 1310 where the mask 1311 is formed ((d) in diagram).
ついで、マスク１３１１が形成されたＩｎＰクラッド層１３１０に対して、マスク１３１１よりも厚いマスク厚であり、異なる面積のマスクであるＳｉＯ_２マスク１３４１を形成する（図１３（ｄ））。 - 特許庁 - Adjacent to the photodiode 2, an InP-based HBT 3 is provided on a collector contact layer 10 which is formed of the same material as that of the cathode contact layer 5 and provided on the substrate 4 independently of the cathode contact layer 5.
ダイオード２に隣接して、基板４上にコンタクト層５と同じ材料を用いてコンタクト層５とは独立に設けられたコレクタコンタクト層１０上に、ＩｎＰ系ＨＢＴ３が設けられている。 - 特許庁 - Optical waveguides 2, 3, 4, 5 and 6 made of an InGaAsP material are formed on an InP substrate 1, and electrodes 7, 8, and 9 are provided on the optical waveguides 2, 3, and 4, respectively.
ＩｎＰ基板１上にＩｎＧａＡｓＰ系材料によって形成された光導波路２、３、４、５、６が形成され、光導波路２、３、４上に電極７、８、９をそれぞれ設けている。 - 特許庁 - The first to fourth layers from the n-type InP substrate side of the barrier layers 5B are respectively constructed with 1.2Q layers with 5 nm thickness and the fifth to seventh layers are respectively constructed with InGaAlAs with 5 nm thickness corresponding to 1.15 μm bands.
障壁層５Ｂはｎ型ＩｎＰ基板側から１〜４層は厚さ５ｎｍの１．２Ｑで構成され、５〜７層は厚さ５ｎｍの１．１５μｍ帯相当のＩｎＧａＡｌＡｓで構成される。 - 特許庁 - This semiconductor device forms many layers of oxide thin film with changed composition so that they may obtain the lattice constant of an oxide dielectric crystal to be formed finally, and it gradually changes the lattice constant of a semiconductor substrate from the lattice constant of a semiconductor thin film to that of the oxide dielectric crystal to reduce misfit dislocation.
また、GaAsやInP基板上ではこれらの結晶のLiNbO_3結晶と格子定数がSi基板以上に離れているため、高品質な薄膜を形成することは、非常に困難である。 - 特許庁 - P Side electrodes 30 are formed on the contact layer 20 and n side electrodes 32 on the rear surface of the n-InP substrate 12, respectively, through windows 46 disposed in a self-alignment manner on the oxidized Al layer.
Ａｌ酸化層に自己整合的に設けられた窓４６を介してｐ側電極３０がコンタクト層２０上に、また、ｎ側電極３２がｎ−ＩｎＰ基板１２の裏面にそれぞれ形成されている。 - 特許庁 - A differential preamplifier is provided with a first half preamplifier HPA1 and a second half preamplifier HPA2, and they respectively receive constitution input INN and INP by opposite forms.
差動前置増幅器が、第１の半前置増幅器ＨＰＡ１および第２の半前置増幅器ＨＰＡ２を備え、それぞれが逆の形で構成入力ＩＮＮ、ＩＮＰを受信することによって達成される。 - 特許庁 - The semiconductor light-receiving element 1a comprises an InP substrate 4, an In GaAsP semiconductor layer 16, a III-V compound semiconductor light-absorbing layer 18 and an InGaAsP semiconductor layer 20.
半導体受光素子１ａは、ＩｎＰ基板４と、ＩｎＧａＡｓＰ半導体層１６と、ＩＩＩ−Ｖ族化合物半導体光吸収層１８と、ＩｎＧａＡｓＰ半導体層２０と、を備える。 - 特許庁 - To embed the groove and cover the diffraction grating 3a, a first layer 4 constituted of InP is formed by MOCVD, by using organic metal as In material and PH_3 or organic phosphorus as P material.
溝内を埋め込みかつ回折格子を被覆するように、ＩｎＰからなる第１の層を、Ｉｎ原料として有機金属、Ｐ原料としてＰＨ_３または有機リンを用いたＭＯＣＶＤにより形成する。 - 特許庁 - To provide a semiconductor wafer having satisfactory surface smoothness for GaInNAsSb on an InP substrate and a semiconductor laminated structure with low crystal defect density, and to provide its manufacturing method and a semiconductor element.
ＩｎＰ基板上のＧａＩｎＮＡｓＳｂの表面平滑性が良好で、結晶欠陥密度の低い半導体積層構造の半導体ウエハ、その製造方法および半導体素子を提供する。 - 特許庁 - Accordingly, an input waveguide 11, an input side slab waveguide 12, an array waveguide 13 and a part 14 of the output side slab waveguide are formed to be successively connected by the InP waveguide.
したがって、入力導波路１１、入力側スラブ導波路１２、アレイ導波路１３、そして、出力側スラブ導波路の一部１４がＩｎＰ導波路により順次接続されて形成されている。 - 特許庁 - The first input differential stage circuit 14 outputs two first input stage output signals Vsi11, Vsi12 in accordance with one side of positive polarity voltage INP and negative polarity voltage INN.
第１入力差動段回路１４は、正極性電圧ＩＮＰと負極性電圧ＩＮＮの一方に応じた２つの第１入力段出力信号Ｖｓｉ１１、Ｖｓｉ１２を出力する。 - 特許庁 - More specifically, the conversion device 3 comprises a GaAs-based semiconductor element, InP-based semiconductor element, SiC semiconductor element or GaN-based semiconductor element, or a combination of those semiconductor elements.
より具体的には、変換装置３がＧａＡｓ系半導体素子、ＩｎＰ系半導体素子、ＳｉＣ半導体素子若しくはＧａＮ系半導体素子またはこれら半導体素子の組み合わせを備えてなる。 - 特許庁 - In a multi-wavelength laser array 10, ridge-waveguide semiconductor laser elements 13a to 13f are arranged in an array shape, where the ridge-wave semiconductor laser elements have a different oscillation wavelength on a common n-InP substrate 12.
多波長レーザ・アレー１０は、共通のｎ−ＩｎＰ基板１２上に異なる発振波長を有するリッジ導波路型半導体レーザ素子１３ａ〜１３ｆをアレー状に配列したものである。 - 特許庁 - A semiconductor laser element 10 includes: a semiconductor mesa 14 provided on an n-type InP substrate 12; and burying regions 16 in which both side surfaces of the semiconductor mesa 14 are buried.
半導体レーザ素子１０は、ｎ型ＩｎＰ基板１２上に設けられた半導体メサ１４と、ＦｅドープＩｎＰからなり半導体メサ１４の両側面を埋め込む埋込領域１６とを備える。 - 特許庁 - On the n type InP semiconductor substrate 101, MQW 104 for DFB-LD and an electrode 110 for DFB-LD are formed to constitute a monolithic integrated semiconductor element.
また、上記ｎ型ＩｎＰ半導体基板１０１の上に、ＤＦＢ−ＬＤ用ＭＱＷ１０４及びＤＦＢ−ＬＤ用電極１１０が形成されてモノリシック集積半導体光素子が構成される。 - 特許庁 - When the high gain amplifier circuit receives a noninverting input balanced signal INN and an inverting input balanced signal INP, the polarity of which is in an inverted relation to each other, an input amplifier circuit 10 amplifies the signals.
互いの信号極性が反転された正相の入力平衡信号ＩＮＮ及び逆相の入力平衡信号ＩＮＰが入力されると、これが入力増幅回路１０で増幅される。 - 特許庁 - A semiconductor device having an InP channel layer 3 and a Schottky layer 5 forming gates of hetero-junction FETs using the InP channel layer 3 comprises an InGaP grated layer 4 inserted between the Schottky layer 5 and the channel layer 3, the grated layer 4 matches it with the lattice constant of the AlGaAs Schottky layer different from the lattice constants of the substrate and the channels, thereby raising ΦB.
ＩｎＰチャネル層を用いたヘテロ接合ＦＥＴにおけるゲートが形成されるショットキー層５とＩｎＰチャネル層３とを備えた半導体装置において、ショットキー層５とＩｎＰチャネル層３との間に挿入されたＩｎＧａＰグレーティッド層４を備え、ＩｎＧａＰグレーティッド層４が、基板およびチャネルの格子定数と異なった格子定数のＡｌＧａＡｓショットキー層と格子整合させて、ΦＢを大きくする。 - 特許庁 - Furthermore, the ridge shape whose vicinity part of bottom is spread in a skirt is adopted for the InP clad layer to part a p-channel metallic electrode from a light emission area and to suppress a light absorption lass by the p-channel metallic electrode.
また、ＩｎＰクラッド層を、底部近傍がスカート状に広がったリッジ形状にすることにより、ｐ型金属電極を発光領域から遠ざけ、ｐ型金属電極による光の吸収ロスを抑制する。 - 特許庁 - An InGaAlAs light guide layer 31 is made on the topside of an n-type InP substrate 11, and further an InGaAs well layer 32 and an InGaAs barrier layer 33 are stacked in order thereon.
ｎ形ＩｎＰ基板１１の上面には，ＩｎＧａＡｌＡｓ光ガイド層３１が形成されており，さらに，その上面には，ＩｎＧａＡｓ井戸層３２，ＩｎＧａＡｌＡｓ障壁層３３が順に積層されている。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
