「Patterning」を含む例文一覧(3921)
＜前へ 1 2 .... 69 70 71 72 73 74 75 76 77 78 79 次へ＞- The method for manufacturing the bulkhead of the biochip 100 including the substrate 10 and the bulkhead 20 sectioning the surface of the substrate 10 includes: a process to form a first film on the substrate using a composition including a coloring agent (A), a polyfunctional monomer (c) having 3-6 polymerizable unsaturated bonds, and a radiation-sensitive polymerization initiator (D); and a process to perform patterning of the first film to form the bulkhead 20.
基板１０とその表面を区画する隔壁２０とを備えるバイオチップ１００における隔壁製造方法で、着色剤（Ａ）、重合性不飽和結合を３つ以上且つ６つ以下有する多官能性単量体（ｃ）、感放射線性重合開始剤（Ｄ）を含む組成物を用いて基板上に第１膜を形成する工程と、第１膜をパターニングして隔壁２０を形成する工程を備える。 - 特許庁 - To provide a photosensitive paste for forming an organic-inorganic composite conductive pattern, which has the effects that an organic-inorganic composite conductive pattern with a low specific resistivity is obtained even under low-temperature curing conditions and fine patterning is possible owing to high photosensitive characteristics, and which enables to easily form fine bumps, wiring and the like on various substrates, and to provide a method for producing an organic-inorganic composite conductive pattern.
低温のキュア条件においても比抵抗率の低い有機−無機複合導電性パターンが得られ、且つ高い感光特性により微細パターニングが可能という効果を有し、各種基板上に微細なバンプ、配線などを容易に形成することができる、有機−無機複合導電性パターン形成用感光性ペーストおよび有機−無機複合導電性パターンの製造方法を得る。 - 特許庁 - A dielectric film made of a barium-titanate-based ceramic material is formed on a metal foil with an aerosol deposition method; first via conductors and second via conductors connected to the metal foil are embedded in the dielectric film; a first electrode pattern connected to the first via conductors is formed on the dielectric film; and a second electrode pattern connected to the second via conductors is formed by patterning the metal foil.
金属箔上に、エアロゾルデポジション法により、チタン酸バリウム系セラミックス材料の誘電体膜を形成し、誘電体膜に、金属箔に接続された第１のビア導体及び第２のビア導体を埋め込み、誘電体膜上に、第１のビア導体に接続された第１の電極パターンを形成し、金属箔をパターニングし、第２のビア導体に接続された第２の電極パターンを形成する。 - 特許庁 - In the multiple patterning wiring board 9a formed by vertically and horizontally arranging a plurality of the wiring board regions 2 on the matrix substrate 1 formed of the ceramic sintered body and divided by the dicing process at the boundaries 2b of the wiring board regions 2, non-sintered ceramic particle layers 5a are deposited on parts positioned on the boundaries 2b of the wiring board regions 2 of the matrix substrate 1.
セラミック焼結体からなる母基板１に複数の配線基板領域２が縦横の並びに配列形成されてなり、配線基板領域２の境界２ｂにおいてダイシング加工により分割される多数個取り配線基板９ａであって、母基板１のうち配線基板領域２の境界２ｂ上に位置する部位に、未焼結のセラミック粒子層５ａが被着されている多数個取り配線基板９ａである。 - 特許庁 - To provide a glass film laminate capable of improving handling performance when manufacturing-related processing is performed for a glass film, preventing shifting or the like during positioning or patterning, easily peeling the glass film from a supporting glass when the glass film is integrated into various devices after the manufacturing-related processing, and surely preventing remaining of adhesives on the glass film after the peeling.
ガラスフィルムに対して製造関連処理を行う際の取り扱い性を向上させ、位置決め時やパターニング時のずれ等の問題も生じず、製造関連処理後にガラスフィルムを各種デバイスに組み込む際には、支持ガラスからガラスフィルムを容易に剥離させることを可能にしつつ、且つ剥離後において粘着剤がガラスフィルムに残存することを確実に防止することを可能とするガラスフィルム積層体を提供する。 - 特許庁 - For the purpose of reducing the short-circuit defects between wirings and enhancing the yield in the manufacturing stage, the semiconductor layer is patterned utilizing the dry etching construction method, then etched by using dilute HF before a thin film is deposited in the next stage to remove the polymer generated at the time of patterning of the semiconductor layer.
半導体層のパタンニング時に発生するポリマを除去し、ショート不良を低減し製造工程における歩留まりの向上を達成するために、半導体層のパタンニングをドライエッチ工法を利用して行い、エッチングした後、次の薄膜堆積前に希ＨＦにてエッチングすることによって、半導体層のパタンニング時に発生するポリマを除去し、配線間のショート不良を低減し製造工程における歩留まりの向上につなげる。 - 特許庁 - To provide an electrode pattern forming method capable of more stably and easily separating an electrode pattern comparing with the case of using a thin wire-shaped metal mask, due to the electrode patterning depending on the shrinkage of resin, without using the metal mask of high precision or without applying a complicated lithography when forming an element like an organic EL element or a semiconductor element on a circuit board.
本発明の目的は、有機ＥＬ素子、半導体素子等の基板回路上に形成する素子について、高精度なメタルマスクの使用や複雑なフォトリソグラフィを行なうことなく、樹脂の収縮に基づく電極パターニングにより細線状のメタルマスクを使用する場合よりも安定にしかも簡易に電極パターンの分離を行なうことができる電極パターン形成方法を提供することである。 - 特許庁 - An all-optical clock recovery system for recovering the clock from a received optical signal with a short response time and without patterning effects includes a first optical clock recovery device adapted to supply a first optical clock signal in response to the received optical signal and a second optical clock recovery device adapted to supply a second optical clock signal in response to the first optical clock signal.
短い応答時間を備えかつパターニング効果のない受信された光信号からクロックを回復するための完全光クロック回復システムは、受信された光信号に応じて第１の光クロック信号を供給するように構成された第１の光クロック回復デバイス、および、第１の光クロック信号に応じて第２の光クロック信号を供給するように構成された第２の光クロック回復デバイスを含む。 - 特許庁 - This photosensitive ceramic sheet processing method comprises the patterning process in which a pattern is formed on a support-provided sheet laminating a photosensitive ceramic sheet containing at least a support, a photosensitive organic component and an inorganic powder, and the peeling process in which the photosensitive ceramic sheet is peeled off from the support, and the peeling process comprises active ray irradiation or heat treatment.
少なくとも支持体と、感光性有機成分と無機粉末とを含有する感光性セラミックスシートを積層した支持体付シートに、パターンを形成するパターン加工工程と、該支持体から該感光性セラミックスシートを剥離する剥離工程とを有する感光性セラミックスシートの加工方法であって、該剥離工程で、活性光線照射もしくは加熱処理することを特徴とする感光性セラミックスシートの加工方法。 - 特許庁 - To provide a positive photosensitive composition that is used for processes of manufacturing semiconductors such as an IC, manufacturing circuit boards of liquid crystals, thermal heads or the like and for other photofabrication processes, and to provide a patterning method that uses the composition, wherein superior line width roughness (LWR) performance can be obtained.
ＩＣ等の半導体製造工程、液晶、サーマルヘッド等の回路基板の製造、さらにその他のフォトファブリケーション工程などに使用されるポジ型感光性組成物及び該ポジ型感光性組成物を用いたパターン形成方法であって、優れたラインウィズスラフネス（ＬＷＲ）性能を得ることを可能にしたポジ型感光性組成物及び該ポジ型感光性組成物を用いたパターン形成方法を提供する。 - 特許庁 - An insulated gate field effect transistor is fabricated by forming an underlying silicide film or a gate insulation film on a substrate, forming an amorphous silicon film in contact therewith without exposing the film to the atmosphere, heat treating the amorphous silicon film to form a crystalline silicon film, and patterning the crystalline silicon film to form a semiconductor layer for forming a channel forming region.
基板上の下地となる酸化珪素膜又はゲイト絶縁膜となる酸化珪素膜を形成し、その酸化珪素膜を大気に曝すことなく、それに接して非晶質珪素膜を形成し、その非晶質珪素膜を熱処理し、結晶性珪素膜を形成し、その結晶性珪素膜をパターニングし、チャネル形成領域が形成される半導体層を形成して、絶縁ゲイト型電界効果トランジスタを作製する。 - 特許庁 - This method includes the steps of forming a film 2 on a semiconductor substrate 1 and forming an interlayer insulating film 3 thereon, subjecting the film 3 through photolithography to a patterning process to form a hole 4, subjecting the film 3 to wet etching process with use of an etchant having a etching rate larger than that of the film 2 to the film 3, and observing the hole 4 from an open side thereof.
半導体基板１上に膜２を形成し膜２の上に層間絶縁膜３を形成する工程と、層間絶縁膜３をフォトリソグラフィ法によりパターニングしてホール４を形成する工程と、層間絶縁膜３に対する膜２のエッチング速度の比が大きいエッチング液を使用して層間絶縁膜３をウェットエッチングする工程と、ホール４を開口側から観察する工程とを有する。 - 特許庁 - The manufacturing method comprises a process for forming a seed metal layer 20a on a support substrate 70, a process for forming a wiring layer 10 comprising wiring 18 on the seed metal layer 20a, a process for removing the support substrate 70 after the wiring layer 10 is formed, and a process for patterning the seed metal layer 20a after the support substrate is removed so as to make wiring 20.
本発明の一実施形態に係る製造方法は、支持基板７０上にシードメタル層２０ａを形成する工程と、シードメタル層２０ａ上に配線１８を含む配線層１０を形成する工程と、配線層１０を形成した後に支持基板７０を除去する工程と、支持基板を除去した後にシードメタル層２０ａをパターニングして配線２０とする工程と、を含んでいる。 - 特許庁 - There is provided a process method for easily manufacturing various forms of molds which have disadvantages in applying a nano imprint process by using nano imprint and a dry etching process by patterning a molding resin of a substrate having a metal pattern patterned thereon, and forming a nano-class pattern and a complicated three-dimensional micro pattern using a nano imprint process with the manufactured molds without executing a complicated process several times.
金属パターンがパターニングされている基板のモールド用レジンをナノインプリントと乾式エッチング工程とを用いて、ナノインプリント工程を適用する上で難が多かった様々な形態のモールドを容易に製作し、複雑な工程を数回行うことなく、製作されたモールドでナノインプリント工程を用いてナノ級パターンや複雑な３次元形状の微細パターンの成形を可能にする工程方法を提供する。 - 特許庁 - In the line patterning method, functional liquid X is ejected from each ejecting position of lyophilic part H1 displaced in the width direction from the center A in the width direction of each lyophilic part H1 so that the functional liquid X temporarily overflowing from adjacent lyophilic parts H1 do not touch each other thus arranging the functional liquid simultaneously at the plurality of lyophilic parts H1.
線パターンの形成方法であって、隣合う親液部Ｈ１から一時的に溢れ出した上記機能液Ｘ同士が接触しないように各親液部Ｈ１の幅方向の中央Ａに対し当該幅方向に変位した位置を各々の親液部Ｈ１の吐出位置として上記機能液Ｘを吐出することによって複数の上記親液部Ｈ１に同時に機能液を配置させる。 - 特許庁 - A lithographic apparatus comprises: an illumination system configured to condition a radiation beam; a support formed to support a patterning device formed to impart a cross-sectional pattern to the radiation beam to form a patterned radiation beam; a substrate table formed to hold a substrate; and a projection system configured to project the patterned radiation beam onto an elongate target portion of the substrate.
リソグラフィ装置は、放射ビームを条件付けるようになされた照明システムと、パターン化された放射ビームを形成するべく放射ビームに断面パターンを付与するように構築されたパターニング・デバイスを支持するように構築されたサポートと、基板を保持するように構築された基板テーブルと、パターン化された放射ビームを基板の細長い目標部分に投射するようになされた投影システムとを備えている。 - 特許庁 - A lithographic apparatus comprises: an illumination system configured to condition a radiation beam; a support formed to support a patterning device (formed to impart a cross-sectional pattern to the radiation beam to form a patterned radiation beam); a substrate table formed to hold a substrate; and a projection system configured to project the patterned radiation beam onto a target portion of the substrate.
リソグラフィ装置は、放射ビームを条件付けるようになされた照明システムと、パターニング・デバイス（パターン化された放射ビームを形成するべく放射ビームに断面パターンを付与するように構築されている）を支持するように構築されたサポートと、基板を保持するように構築された基板テーブルと、パターン化された放射ビームを基板の目標部分に投射するようになされた投影システムとを備えている。 - 特許庁 - With the anode base material made by forming a metal film on a support body equipped with an organic film, the anode base material forming the organic film from a photoresist film, or the anode base material patterning the photoresist film in a given shape by pattern exposure, a battery can be provided having high output voltage and energy density as well as excellent charge/discharge cycle characteristics.
有機膜を備えた支持体に金属膜を形成してなることを特徴とする負極基材、前記有機膜をホトレジスト膜により形成したことを特徴とする負極基材、又はこのホトレジスト膜をパターン露光により所定形状にパターン化したことを特徴とする負極基材によれば、高い出力電圧と高いエネルギー密度を有し、且つ充放電サイクル特性に優れた電池を提供できる。 - 特許庁 - The photo development equipment includes a developing solution supplier for supplying a negative development solution; and a first photo apparatus to form a positive photoresist pattern, by using a positive photoresist containing a novolac resin as a base and containing an acrylic resin with the above negative development solution, wherein the photoresist pattern is necessary for forming a black matrix by patterning a light-shielding metal layer formed on a substrate.
本発明によるフォト装備は、ネガティブ現像液を供給する現像液供給部と、基板上に形成された光遮断金属層をパターニングして、ブラックマトリクスを形成する際に必要であるポジティブフォトレジストパターンを、ノボラック系の樹脂を基本として、アクリル系の樹脂を含むポジティブフォトレジストと前記ネガティブ現像液とを利用して形成する第１フォト装備を含むことを特徴とする。 - 特許庁 - In the direct patterning waterless planographic printing plate precursor obtained by disposing at least a photosensitive layer and a silicone rubber layer in this order on a support, the silicone rubber layer is obtained by curing reaction of a vinyl-containing polysiloxane having 0.01-0.15 wt.% concentration of vinyl groups and a silicon compound having 0.7-2.0 wt.% concentration of hydrogen atoms bonding to silicon atoms.
支持体上に少なくとも感光層、シリコーンゴム層をこの順序で設けた直描型水なし平版印刷版において、該シリコーンゴム層が、ビニル基濃度０．０１〜０．１５重量％のビニル基含有ポリシロキサンとケイ素原子結合水素原子の濃度が０．７〜２．０重量％であるケイ素化合物とを硬化反応させて得られるものであることを特徴とする直描型水なし平版印刷版原版。 - 特許庁 - In the anodizing process, the cathode 25 is arranged opposite to the other surface side of the semiconductor substrate 10 and a mask for patterning is designed so as to form a light intensity distribution in accordance with a desired lens shape on the other surface of the semiconductor substrate 10 and is arranged between a light source 30 composed of a tungsten lamp and the other surface of the semiconductor substrate 10.
陽極酸化工程において半導体基板１０の上記他表面側に対向配置される陰極２５が、半導体基板１０の上記他表面に所望のレンズ形状に応じた光強度分布を形成するように設計されてタングステンランプからなる光源３０と半導体基板１０の上記他表面との間に配置されるマスクを構成するようにパターン設計されている。 - 特許庁 - A method for forming the upper electrode in a ferroelectric device includes processes of preparing a silicon substrate; depositing a lower electrode; depositing a ferroelectric material layer; depositing an aluminum upper electrode layer; coating the aluminum layer with photoresist; patterning and developing the photoresist layer; etching the aluminum layer; and completing the ferroelectric device.
強誘電体デバイスにおいて上部電極を形成する方法は、シリコン基板を準備する工程と、下部電極を堆積する工程と、強誘電体材料の層を堆積する工程と、アルミニウム上部電極層を堆積する工程と、アルミニウム層をフォトレジストで被覆する工程と、フォトレジスト層をパターニングおよび現像する工程と、アルミニウム層をエッチングする工程と、強誘電体デバイスを完成させる工程とを包含する。 - 特許庁 - To provide a photosensitive conductive paste composition that can form a circuit pattern achieving high-definition patterning, having stable adhesiveness to a substrate or a lower layer in each process of drying, exposure, development and baking, having excellent baking property, excelling in adhesiveness to the substrate and adhesiveness between layers after baking, suppressing the formation of edge curls and showing a low sheet resistance value.
高精細パターン化が可能であり、乾燥、露光、現像、焼成の各工程において基板もしくは下層に対して安定した密着性を有すると共に、優れた焼成性を有し、焼成後の基板への密着性、層間の密着性に優れ、エッジカールの発生を抑制でき、かつ低いシート抵抗値を示すような、回路パターンを形成することができる、感光性導電性ペースト組成物を提供すること。 - 特許庁 - By the manufacturing method of the gallium nitride single crystal substrate, the occurrence of cracks due to lattice mismatching and a difference between coefficients of thermal expansion is made minimum, and the good quality GaN-based single crystal substrate even having a size of ≥2 in can be manufactured by forming the grooves and patterning the substrate so that the growth substrate can be divided, before the laser irradiation step for separating the growth substrate.
本発明の窒化ガリウム単結晶基板の製造方法によると、成長用基板の分離のためのレーザー照射段階前に前記成長用基板が分割されるよう溝を形成してパターニングすることにより、２インチ以上の大きい窒化ガリウム単結晶基板を製造する場合にも格子不整合と熱膨張係数によるクラックを最少化し良質のＧａＮ系の単結晶基板を製造することができる。 - 特許庁 - A fine flow path is created by patterning polydimethylsiloxane 113 on a glass substrate 112 having electrodes 111 formed from indium tin oxide, and first liquid droplets having a fine particle diameter are dispersed in second liquid droplets by injecting a conductive first liquid into a non-conductive second liquid in the presence of the electric field while a voltage difference 115 was applied between the electrodes to create an electric field.
酸化インジウムスズから形成された電極１１１を有するガラス基板１１２上にポリジメチルシロキサン１１３をパターニングすることにより微細な流路を形成するとともに、電極間に電位差１１５を印加して電界を形成しながら、導電性の第１の液体を電界の存在下で非導電性の第２液体に噴出することにより、第２の液滴中に微細径を有する第１の液滴を分散させる。 - 特許庁 - The method for manufacturing an integrated photovoltaic device including a substrate 11 and the electrode layer formed on the substrate 11, includes at least a patterning step of removing and separating a portion of the electrode layer formed on the substrate 11 by a laser beam 41 emitted through a light-permeable window 30 from the outside of a vacuum chamber (vacuum tank) 10 having the light-permeable window 30.
基板１１と基板１１上に成膜された電極層とを有する集積型光発電素子の製造方法であって、光透過窓３０を備えた真空チャンバー（真空槽）１０の外部から光透過窓３０を通して照射されたレーザ光４１により、基板１１上に成膜された電極層の一部を除去し且つ分離するパターニング工程を、少なくとも有することを特徴とする。 - 特許庁 - In the method of manufacturing the thin film transistor in which the oxide semiconductor layer is formed by forming a thin film of the oxide semiconductor or its precursor and then forming a resist pattern on the thin film, and patterning the thin film by removing the thin film outside than the resist pattern, the resist pattern is formed by using an electrostatic attraction type liquid discharging device.
酸化物半導体またはその前駆体の薄膜を形成したのち、薄膜上にレジストパターンを形成し、レジストパターン外の薄膜を除去することにより、薄膜のパターニングを行って酸化物半導体層を形成する薄膜トランジスタの製造方法において、前記レジストパターンを、静電吸引方式の液体吐出装置を用いて形成することを特徴とする薄膜トランジスタの製造方法。 - 特許庁 - The method includes the steps of: depositing a hydrophilic material layer on a substrate; depositing a bank material layer on the hydrophilic material layer; patterning the bank material layer to define a bank forming one or more of the droplet deposition wells; and etching the hydrophilic material layer in a self-aligned process using the patterned bank material layer as a resist.
前記方法は、基板上に親水性材料層を堆積させる工程、前記親水性材料層の上にバンク材料層を堆積させる工程、前記バンク材料層をパターニングして１または２以上の前記液滴堆積ウェルを形成するバンクを規定する工程、前記パターニングされたバンク材料層をレジストとして使用して自己整合プロセス中において前記親水性材料層をエッチングする工程を含む。 - 特許庁 - This lithography system projects a patterned radiation beam on the target of a substrate containing a radiation photosensitive layer by a radiation source, a patterning structure and a projection system is provided with a gas flashing system for supplying air from a region between the projection system and the substrate in order to remove gas spread from the target section while the target section is exposed by the patterned radiation beam.
放射線源、パターニング構造、投影システムによって放射線感光層を含む基板の標的部分上にパターン化放射線ビームを投影するリソグラフィシステムにおいて、投影システムと基板の間の領域から空気を供給することによって、標的部分をパターン化放射ビームで露光する間に標的部分から発散するガスを除去するためのガス・フラッシング・システムを備えたことを特徴とする。 - 特許庁 - The manufacture method of the microstructure, which applies a photosensitive material on a substrate having an electrode for plating, forms a linear pattern of the exposed electrode on the substrate by patterning with exposure light, fill metal on the pattern with plating, to form the microstructure, comprises forming the linear pattern so that an intersecting angle of the linear pattern may exceed 90 degrees.
メッキ用電極を備えた基板上に感光性材料を設け、露光光を用いてパターニングすることで、前記メッキ用電極を前記基板上に露出させて形成された線状パターン上に、金属をメッキによって充填し、マイクロ構造体を形成するようにしたマイクロ構造体の作製方法において、前記線状パターンを形成するに際して、該線状パターンの交差する角度を９０度を超えるように構成する。 - 特許庁 - To provide a distributed density mask for forming a microlens comprising an array of unit lenses having a rectangular feature in a plan view by a photolithographic step of applying a photosensitive resist on a substrate, exposing the photosensitive resist for patterning by use of a distributed density mask and developing, and to provide a distributed density mask for forming a microlens having improved condensing property of the rectangular lenses and efficiently irradiating a photodetector.
基板上に感光性レジストを塗布し濃度分布マスクを用いて感光性レジストにパターン露光、現像するフォトリソ工程により、平面視略矩形状の単位のレンズをアレイ状に配置したマイクロレンズを形成するための濃度分布マスクにおいて、矩形状レンズの集光性を向上し、受光素子に効率よく照射するマイクロレンズを形成するための濃度分布マスクを提供する。 - 特許庁 - The method for producing the device for releasing molecules comprises the step of providing a substrate, the step of accumulating an insulation material on the substrate followed by patterning for the purpose of using as an etching mask, the step of etching a plurality of reservoirs in the substrate, the step of filling a releasing system and a capping material in the reservoirs, and the step of etching the releasing system and the capping material.
分子の放出のためのデバイスを製造する方法であって、基板を提供する工程；エッチマスクとして使用するために、基板上に絶縁性材料を堆積させ、そしてパターニングする工程；基板中に複数のリザーバをエッチングする工程；リザーバに放出システムおよびキャップ材料を充填する工程；および放出システムおよびキャップ材料をエッチングする工程を包含する、方法。 - 特許庁 - This birefringence authentication device includes a light source, a polarizer, a sample stand and a photoreception part, and has a layer including a plurality of areas different in birefringences, in a sample stand side of the polarizer, and the article authentication system includes an article arranged on the sample stand, having a birefringence pattern of visualizing a latent image in the photoreception part, and having a patterning optical anisotropic layer on a support body.
光源、偏光子、試料台、および受光部を含み、該偏光子の試料台側に複屈折性が異なる領域を複数含む層を有する複屈折パターン認証装置、ならびに前記試料台に配置され前記受光部において潜像を可視化する複屈折パターンを有する物品であって支持体上にパターニング光学異方性層を有する物品を含む物品認証システム。 - 特許庁 - To provide a semiconductor device and a wiring substrate used therein equipped with a structure which can maintain good connection reliability by preventing the direct contact of an electrode post of an electronic component and the land of the wiring substrate when in solder reflowing, even if a solder bump formed on the land of the wiring substrate becomes small accompanying the fine pitch patterning of electronic components of semiconductor chips etc. mounted on the wiring substrate.
配線基板に搭載する半導体チップ等の電子部品のファインピッチ化に伴い、配線基板のランド上に形成されるはんだバンプが小さくなっても、はんだリフロー時に電子部品の電極ポストと配線基板のランドとの直接接触の発生を防止して、良好な接続信頼性を維持できる構造を備えた半導体装置およびそれに用いる配線基板を提供する。 - 特許庁 - The direct patterning original plate has at least a heat sensitive layer and a silicone rubber layer on a substrate and the silicone rubber layer has a silicone resin and contains a high molecular weight polydimethylsiloxane having a weight average molecular weight of ≥300,000 and a polydimethylsiloxane having a weight average molecular weight of ≤150,000.
基板上に、少なくとも感熱層、シリコーンゴム層を有する直描型水なし平版印刷版原版であって、前記シリコーンゴム層がシリコーンレジンを有し、かつ前記シリコーンゴム層が重量平均分子量３０万以上の分子量を有する高分子量ポリジメチルシロキサンと１５万以下の重量平均分子量を有するポリジメチルシロキサンとを含むことを特徴とする直描型水なし平版印刷版原版。 - 特許庁 - The method for fabricating a probe tip for use in the scanning probe microscope includes steps of forming a triangular prism formed with protective films on both sidewalls by patterning a (111) general silicon wafer; etching the silicon wafer to make the triangular prism into a probe tip of triangular pyramid shape; and removing the protective films.
本発明は、走査探針顕微鏡（ＳＰＭ：Ｓｃａｎｎｉｇ Ｐｒｏｂｅ Ｍｉｃｒｏｓｃｏｐｅ）に用いられる探針ティップを製造する方法において、（１１１）一般シリコンウェーハをパターニングし、両側壁に保護膜が形成されている三角柱を形成する段階と、前記シリコンウェーハをエッチングし、前記三角柱を三角錐状の探針ティップに形成する段階と、前記保護膜を取り除く段階と、を含む探針ティップの製造方法を提供する。 - 特許庁 - A method for manufacturing semiconductor includes a step for forming a substrate, a step for sticking a polysilicon layer on the substrate, a step for sticking the photoresist layer on the polysilicon layer, a step for patterning the photoresist layer, a step for sticking an inorganic material layer which is conformable and not photosensitive on the patterned photoresist layer, and a step for etching anisotropically the inorganic material layer and a semiconductor material layer.
基板を形成するステップと、前記基板上にポリシリコン層を被着させるステップと、前記ポリシリコン層上にフォトレジスト層を被着させるステップと、前記フォトレジスト層をパターン形成するステップと、前記パターン形成したフォトレジスト層上に共形かつ非感光性の無機材料層を被着させるステップと、前記無機材料層および半導体材料層に異方性エッチングを施すステップとを含むことを特徴とする半導体製造方法である。 - 特許庁 - The manufacturing method of the group III-V nitride semiconductor layer has a process of forming a metal fluoride layer containing a bivalent or trivalent metal element as at least one part of an etching mask on a group III-V nitride semiconductor layer; a process of patterning the metal fluoride layer by wet etching; and a process of dry etching the group III-V nitride semiconductor layer using the patterned metal fluoride layer as a mask.
ＩＩＩ−Ｖ族窒化物半導体層上に、エッチングマスクの少なくとも一部として、２価または３価の金属元素を含む金属フッ化物層を形成する工程と、この金属フッ化物層をウェットエッチングによりパターンニングする工程と、パターニングされた金属フッ化物層をマスクとして、前記ＩＩＩ−Ｖ族窒化物半導体層をドライエッチングする工程とを有することを特徴とするＩＩＩ−Ｖ族窒化物半導体層のエッチング方法。 - 特許庁 - The manufacturing method of a metallic material layer has a process for forming a resist layer on a substrate, a process for forming a resist pattern by patterning the resist layer, a process for disposing an organic metallic solution on the substrate and on the resist pattern, a solvent removal process for removing solvent of the organic metallic solution, and a lift-off process for removing the resist pattern after the solvent removal process.
本発明の一つの側面は、基板上にレジスト層を形成する工程と、前記レジスト層をパターニングすることによってレジストパターンを形成する工程と、前記基板上及び前記レジストパターン上に有機金属溶液を配置する工程と、前記有機金属溶液の溶媒を除去する溶媒除去工程と、前記溶媒除去工程の後に前記レジストパターンを除去するリフトオフ工程とを有する金属材料層の製造方法にある。 - 特許庁 - This preparation consists of a step forming a semiconductor layer comprising a laminated structure of a-Si film 5 and n+ a-Si film 6, a step forming ITO film 7 as a transparent pixel electrode at a separated position from the semiconductor layer, a step forming an SiNx protective film 10 in whole area and an etching step patterning so as to separate this protective film from the transparent pixel electrode.
ガラス基板１の上にａ−Ｓｉ膜５およびｎ^+ ａ−Ｓｉ膜６の積層構造からなる半導体層を形成する工程と、半導体層と離れた位置に透明画素電極となるＩＴＯ膜７を形成する工程と、全体にＳｉＮｘ保護膜１０を形成する工程と、この保護膜を、透明画素電極と離れるようにパターンニングするエッチング工程と、により液晶表示装置用のアレイ基板を製造する。 - 特許庁 - The manufacturing method of the pattern forming body has a plasma irradiation process in which a patterning substrate having: a base material; an intermediate layer formed on the substrate and including a silane coupling agent or a polymer of the silane coupling agent ; and the resin layer formed in a pattern shape on the intermediate layer, is irradiated with plasma from the side of a resin layer by using fluorine gas as an introduction gas.
上記目的を達成するために、本発明は、基材と、前記基材上に形成され、シランカップリング剤または前記シランカップリング剤の重合体を含有する中間層と、前記中間層上にパターン状に形成された樹脂層とを有するパターニング用基板に、前記樹脂層側からフッ素ガスを導入ガスとしてプラズマ照射するプラズマ照射工程を有することを特徴とするパターン形成体の製造方法を提供する。 - 特許庁 - A fabrication method of semiconductor device includes a process for pressing a mold 1 having a pattern formed thereon to a negative-type photoresist 2, a process for selectively irradiating an irradiated light 7 to the photoresist 2 by pressing the mold 1 to the photoresist 2 through the mold 1, and a process for patterning the photoresist 2 by removing an area of the photoresist 2 where the irradiated light 7 is not irradiated by developing the photoresist 2.
本発明の半導体装置の製造方法は、パターンの形成されたモールド１をネガ型のフォトレジスト２に押し付ける工程と、モールド１をフォトレジスト２に押し付けた状態で、照射光７をモールド１を通じてフォトレジスト２に選択的に照射する工程と、フォトレジスト２を現像することによりフォトレジスト２の照射光７が照射されていない領域を除去してフォトレジスト２をパターニングする工程とを備えている。 - 特許庁 - This patterning base plate has the base material, a photocatalyst-containing layer, and a cell adhesion layer, wherein the photocatalyst-containing layer is formed on the base material and contains at least a photocatalyst, and the cell adhesion layer is formed on the photocatalyst-containing layer and contains at least a cell adhesion material having adhesiveness to the cells and decomposed or denatured by action of the photocatalyst due to energy irradiation.
上記目的を達成するために、本発明は、基材と、前記基材上に形成され、少なくとも光触媒を含有する光触媒含有層と、前記光触媒含有層上に形成され、細胞と接着性を有しかつエネルギー照射に伴う光触媒の作用により分解または変性される細胞接着材料を少なくとも含有する細胞接着層とを有することを特徴とするパターニング用基板を提供する。 - 特許庁 - The patterning method of a wafer W includes a step for forming an L&S pattern 54A including multiple line patterns 40A on the surface of the wafer W, and a step for forming an L&S 56A including multiple linear resist patterns 42NA arranged between the multiple line patterns 40A on the surface of the wafer W so that the line widths of the line patterns 40A and the resist patterns 42NA have a negative correlation.
ウエハＷにパターンを形成するパターン形成方法において、ウエハＷの表面に複数のラインパターン４０Ａを含むＬ＆Ｓパターン５４Ａを形成することと、ウエハＷの表面の複数のラインパターン４０Ａの間に配置される複数のライン状のレジストパターン４２ＮＡを含むＬ＆Ｓパターン５６Ａを、ラインパターン４０Ａの線幅とレジストパターン４２ＮＡの線幅とが負の相関を持つように形成することと、を含む。 - 特許庁 - To solve the problems on a technique for improving the original performance of microphotofabrication using far ultraviolet light, EUV, electron beam or the like, particularly ArF excimer laser light; to provide an excellent actinic ray- or radiation-sensitive resin composition which in patterning by liquid immersion exposure as well as by normal exposure, suppresses development defects, can reduce line edge roughness, and ensures a wide exposure latitude; and to provide a pattern forming method using the same.
遠紫外光、ＥＵＶ、電子線等、特にＡｒＦエキシマレーザー光を使用するミクロフォトファブリケ−ション本来の性能向上技術の課題を解決することであり、通常露光さらには液浸露光によるパターニングにおいても、現像欠陥が抑制されるとともに、ラインエッジラフネスを抑制でき、さらには露光ラチチュードが広く、優れた感活性光線性又は感放射線性樹脂組成物及びそれを用いたパターン形成方法を提供する。 - 特許庁 - The method for manufacturing the inkjet head includes processes for preparing a head body provided with a vibrating plate at the upper part; coating the upper face of the vibrating plate with a lower electrode; patterning a resist so that an open region is formed on the upper side of the vibrating plate; filling a piezoelectric body in the open region; coating the upper face of the piezoelectric body selectively with an upper electrode; and eliminating the resist.
本発明に係るインクジェットヘッドの製造方法は、上部に振動板が設けられたヘッドボディを用意する工程と、振動板の上面に下部電極をコーティングする工程と、振動板の上側に開放領域が形成されるようにレジストをパターニングする工程と、開放領域内に圧電体を充填する工程と、圧電体の上面に上部電極を選択的にコーティングする工程と、レジストを除去する工程と、を含むことを特徴とする。 - 特許庁 - The manufacturing method of a surface elastic wave device 12 has a step of measuring a specific resistance value of an aluminum electrode film 34 formed on a piezoelectric substrate 28, and evaluating whether the aluminum composing the aluminum electrode film 34 is single crystal; and a step of patterning the aluminum electrode film 34 evaluated as single crystal by the measuring of the specific resistance value, and forming a comb electrode 32.
本発明に係る表面弾性波素子１２の製造方法は、圧電性基板２８上に形成されたアルミニウム電極膜３４の比抵抗値を測定して、このアルミニウム電極膜３４を構成するアルミニウムが単結晶であるか否かを評価するステップと、比抵抗値の測定によって単結晶であると評価されたアルミニウム電極膜３４をパターニングして、櫛形電極３２を形成するステップとを有することを特徴とする。 - 特許庁 - In another embodiment, a method for process integration in manufacture of a photomask includes depositing a hard mask on a substrate in a first processing chamber, depositing a resist layer on the substrate, patterning the resist layer, etching the hard mask through apertures formed in the patterned resist layer in a second chamber, and etching a chromium layer through apertures formed in the hard mask in a third chamber.
別の実施形態では、フォトマスク製造におけるプロセス集積方法は、第１の処理チャンバにおいて基板上にハードマスクを堆積するステップと、レジスト層を該基板上に堆積するステップと、該レジスト層をパターニングするステップと、第２のチャンバにおいて該パターニング済みレジスト層上に形成されたアパーチャを介して該ハードマスクをエッチングするステップと、第３のチャンバにおいて該ハードマスクに形成されたアパーチャを介してクロム層をエッチングするステップと、を含んでいる。 - 特許庁 - The fabrication method of the thin film transistor includes the steps of: forming a gate electrode with a first mask; forming an active pattern and a photoresist pattern with a second mask; ashing the photoresist pattern based on a predetermined width of an etch stopper; forming the etch stopper by patterning an insulating layer underlying the ashed photoresist pattern; and forming a source electrode and a drain electrode with a third mask.
本発明による薄膜トランジスタの製造方法は、第１マスクでゲート電極を形成する段階と、第２マスクでアクティブパターンとフォトレジストパターンを形成する段階と、エッチストッパーの幅に対応する幅だけ前記フォトレジストパターンをアッシングする段階と、前記アッシングされたフォトレジストパターン下部の絶縁膜をパターニングしてエッチストッパーを形成する段階と、第３マスクでソース電極とドレイン電極を形成する段階と、を含むことを特徴とする。 - 特許庁 - The method of manufacturing a ferroelectric memory element includes the stages of: forming a first electrode 31a on a substrate; forming a ferroelectric film 32a on the first electrode 31a; forming a second electrode 33a on the ferroelectric film 32a; crystallizing the ferroelectric film 32a; and patterning the first electrode 31a, ferroelectric film 32a and second electrode 33a.
本発明の強誘電体メモリ素子の製造方法は、基板の上方に第１電極３１ａを形成する工程と、第１電極３１ａ上に強誘電体膜３２ａを形成する工程と、強誘電体膜３２ａ上に第２電極３３ａを形成する工程と、強誘電体膜３２ａを結晶化させる工程と、第１電極３１ａと強誘電体膜３２ａと第２電極３３ａとをパターニングする工程と、を含む。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
