data transfer phaseとは 意味・読み方・使い方

The first data acquisition part acquires a first output at a reference phase of serial transfer data to be input and a second output in which a phase difference by a first delay amount is applied to the first output.例文帳に追加

第１データ取得部は、入力されるシリアル転送データの基準位相での第１出力と、第１出力に対して第１遅延量による位相差を付与した第２出力とをそれぞれ取得する。 - 特許庁

To provide a data transfer device performing stable reception on a reception side even if there is a phase difference by propagation delay of a clock signal and each signal.例文帳に追加

クロック信号と各信号の伝搬遅延による位相差があっても受信側で安定して受信するデータ転送装置を提供する。 - 特許庁

The network establishes a multi-cast communication session and allocates a NSAPI to the communication session during a data transfer phase.例文帳に追加

ネットワークはマルチキャスト通信セッションを確立し、データ転送段階の間に、ＮＳＡＰＩを通信セッションに割り当てる。 - 特許庁

The phase adjustment part adjusts a delay amount applied to the serial transfer data to be output based on a determination result of the determination part.例文帳に追加

位相調整部は、判定部での判定結果に基づいて、出力されるシリアル転送データに付与する遅延量を調整する。 - 特許庁

The phase locked loop circuit or another phase locked loop circuit generates a core clock signal for the registered transfer of the core data streams to the channel circuits.例文帳に追加

位相ロック・ループ回路、または他の位相ロック・ループ回路は、コア・データ・ストリームのレジスタード送信のためにコア・クロック信号をチャネル回路に発生させる。 - 特許庁

At a transmitting apparatus 10A, phase difference information given from a phase difference information transfer instruction section 15 is inserted into a serial signal as command data by a parallel-to-serial (P/S) conversion section 15 and serially transmitted.例文帳に追加

送信装置１０Ａにおいて、位相差情報転送指示部１５から与えられる位相差情報をＰ→Ｓ変換部１５でコマンドデータとして直列信号に挿入してシリアル伝送する。 - 特許庁

The comparison code generation part generates a first comparison code wherein a phase of a head code included in serial transfer data is advanced and a second comparison code wherein the phase of the head code is delayed.例文帳に追加

比較コード生成部は、シリアル転送データに含まれる先頭コードの位相を進めた第１比較コードと、先頭コードの位相を遅らせた第２比較コードとをそれぞれ生成する。 - 特許庁

To provide a synchronous memory controller capable of exactly calculating a phase difference between data and a clock signal without adding data pins of the synchronous memory, and to provide a data transfer system.例文帳に追加

同期型メモリのデータピンを追加することなく、データとクロック信号との位相差を正確に算出することが可能な同期型メモリ制御装置及びデータ転送システムを提供すること。 - 特許庁