アドレス・レジスタの英語

予測に失敗しない限りこのＳＥＬ１の出力はＳＥＬ２を介して次アドレス・レジスタ１４４に保持される。例文帳に追加

As long as the prediction does not fail, the output of the SEL1 is held through an SEL2 in a next address register 144. - 特許庁

命令はクロック・サイクルごとに２つのスレッドから交互に選択してＩＦＡＲ（命令フェッチ・アドレス・レジスタ）１０３にロードする。例文帳に追加

Instructions are alternately selected from two threads every clock cycle and loaded into an IFAR (Instruction Fetch Address Register) 103. - 特許庁

シリアル・アドレス・レジスタ８１に、アクセス順序を保障する必要のあるアドレスを格納する。例文帳に追加

In a serial address register 81, an address for which it is required to secure the access order is stored. - 特許庁

ＣＰＵ２から供給されたアドレスと、シリアル・アドレス・レジスタ８１に格納されているアドレスとを、シリアル・アドレス比較器８２により比較する。例文帳に追加

The address supplied from a CPU 2 and the address stored in the serial address register 81 are compared by a serial address comparator 82. - 特許庁

メモリ・コントローラ１３０がアドレスを発行して複数チャンネルに返すべきアクノリッジ信号ＡＣＫが返されると、アドレス・レジスタ更新制御部１１５により、アクノリッジ信号ＡＣＫ１，２，３を用いて各レジスタ１０１〜１０３，１１１〜１１３への書きこみが制御される。例文帳に追加

When the controller 130 issues an address and an acknowledge signal ACK to be returned to plural channels is returned, an address register update controlling part 115 uses acknowledge signals ACK 1, 2 and 3 and controls writing to respective registers 101 to 103 and 111 to 113. - 特許庁

ホスト側からのライト・アクセスによって２枚の電子回路ボード１内部へ同時にデータを書き込むレジスタ７が電子回路ボード１の各々に設けられ、何れの電子回路ボード１に対してアクセスするかを示すアドレスの内の２ビットのベース・アドレス２０１とベース・アドレス・レジスタ３とを、アドレス比較回路４が比較する。例文帳に追加

A register 7 for simultaneously writing data into two electronic circuit boards 1 corresponding to write access from the side of host is provided for each electronic circuit board 1, and a base address 201 of 2 bits in the address showing the electronic circuit board 1 to be accessed is compared with a base address register 3 by an address comparator circuit 4. - 特許庁