ティビットの英語

パリティビット作成部１１０は、送信データから誤り訂正のためのＦＥＣのパリティビットを作成する。例文帳に追加

A parity bit production part 110 produces an FEC parity bit from the transmission data for correcting an error. - 特許庁

パリティビットメモリは、データ記憶装置への各エントリ及びタグ記憶装置への各エントリについてパリティビットを記憶する。例文帳に追加

A parity bit memory stores a parity bit in regard to each entry to the data storage and each entry to the tag storage. - 特許庁

これら参照パリティビットが、検索されたマスクビットによってマスクされた照会データ値から生成されるパリティビットと比較される。例文帳に追加

The reference parity bits are compared with parity bits generated from a query data value masked by the retrieved mask bits. - 特許庁

システムビットと第１パリティビットと第２パリティビットを分けずに処理できるようにすること。例文帳に追加

To provide a rate dematching and deinterleaving apparatus and a method thereof capable of processing system bits and first and second parity bits without dividing them. - 特許庁

第２の変調部１０３ｂは、パリティビットデータを適応変調する。例文帳に追加

The second modulation section 103b performs adaptive modulation to the parity bit data. - 特許庁

パリティビットを再循環させる連続コードデコーダ及びその方法例文帳に追加

CONCATENATED CODE DECODER AND METHOD FOR RE-CIRCULATING PARITY BIT - 特許庁

パリティビット構造を具備するランダムアクセスメモリアレイ例文帳に追加

RANDOM ACCESS MEMORY ARRAY WITH PARITY BIT STRUCTURE - 特許庁

それに合わせてレートデマッチング処理部１０２はシステムビットと第１パリティビットと第２パリティビットとをそれぞれ独立にレートデマッチし、そのレートデマッチしたシステムビットと第１パリティビットと第２パリティビットとを出力メモリ１０３に格納する。例文帳に追加

A rate dematching processing section 102 in matching with the detection independently applies rate dematching to the system bits, the first parity bits, and the second parity bits and stores the system bits, the first parity bits, and the second parity bits subjected to the rate dematching to an output memory 103. - 特許庁