パルス遅延時間の英語

遅延時間の検査は、この遅延時間に等しいパルス幅を有するパルス信号を入力ＣＫに入力して行う。例文帳に追加

Delay time is examined by inputted a pulse signal, having a pulse width equal to the delay time to the input CK. - 特許庁

パルス遅延回路及びその駆動方法、ＡＤ変換回路、時間測定回路例文帳に追加

PULSE DELAY CIRCUIT, ITS DRIVE METHOD, A/D CONVERSION CIRCUIT, AND TIME MEASUREMENT CIRCUIT - 特許庁

遅延回路５は、タイミング信号Ｓ_2を所定の時間遅延させた遅延信号Ｓ_3をパルス発生回路６に出力する。例文帳に追加

The delay circuit 5 outputs a delay signal S_3 which is obtained by delaying the timing signal S_2 by a predetermined time to a pulse generating circuit 6. - 特許庁

プログラマブルロジックデバイス上に、遅延ユニット毎の遅延時間のばらつきの少ないパルス遅延回路を構成する。例文帳に追加

To configure a pulse delay circuit capable of reducing variations in delay time of each delay unit on a programmable logic device. - 特許庁

階段状電圧パルス信号DETを遅延部１０で所定時間遅延させ、遅延前後の信号の差を減算部１１で求める。例文帳に追加

A stepped-wave like voltage pulse signal DET is delayed by a predetermined time in a delay part 10 and the difference between the signals before and after delay is calculated in a subtraction part 11. - 特許庁

第１及び第２遅延ブロック１６及び１８は、入力される基準パルス列の各エッジを設定された遅延時間だけ遅延して出力する。例文帳に追加

In first and second delay blocks 16 and 18, each edge of the inputted reference pulse train is delayed just by a set delay time and outputted. - 特許庁

パルス生成回路では、ラッチ回路を用いてクロック信号を遅延させた遅延クロック信号と、遅延させない元のクロック信号を用いて、ラッチの遅延時間に相当する時間幅のパルス信号を生成する。例文帳に追加

By the use of both a delayed clock signal produced using the latch circuit and the original clock signal having no delay, the pulse generation circuit generates a pulse signal having the time width corresponding to the delay time of the latch. - 特許庁

各分周遅延回路の出力である遅延パルス群は、時間軸を遅延時間間隔（ΔＴ）をもつパルスで埋め尽くすことに相当し、基本クロック周期までの出力パルス列の生成が任意にできる。例文帳に追加

The delay pulses group which is the output of each frequency dividing delay circuit, is equivalent to that a time base is filled up by the pulses having delay time intervals (▵T), and the production of an output pulse train up to the basic clock period can be optionally carried out. - 特許庁