命令フェッチユニット１５６は、命令メモリ１５２中に格納される可変長の命令を受信することを含むことができる。例文帳に追加

An instruction fetch unit 156 may include that receives instructions of variable length stored in an instruction memory 152. - 特許庁

また、命令フェッチユニット１０は、第２パイプライン１６に通常のＡＬＵ演算命令を発行する。例文帳に追加

In addition, the normal ALU operation instruction is issued for a second pipeline 16 by the instruction fetch unit 10. - 特許庁

複数のプロセッサスレッドに関連した命令をフェッチするように動作可能な命令フェッチユニットと、命令フェッチユニットに応答するデコーダと、デコーダに応答する発行ロジックと、複数のプロセッサスレッドに対応する複数のバンクを含むレジスタファイルとを含むプロセッサが提供される。例文帳に追加

The processor is provided that includes an instruction fetch unit operable to fetch instructions associated with a plurality of processor threads, a decoder responsive to the instruction fetch unit, issue logic responsive to the decoder, and a register file including a plurality of banks corresponding to the plurality of processor threads. - 特許庁

複数のプロセッサスレッドに関連した命令をフェッチするように動作可能な命令フェッチユニットと、命令フェッチユニットに応答するデコーダと、デコーダに応答する発行ロジックと、複数のプロセッサスレッドに対応する複数のバンクを含むレジスタファイルとを含むプロセッサが提供される。例文帳に追加

This processor including an order fetch unit operating to fetch an order related to a plurality of processor threads, a decoder responding to the order fetch unit, an issue logic responding to the decoder, and a register file including a plurality of banks corresponding to the plurality of processor threads is provided. - 特許庁

マイクロプロセッサの性能を最適化するために、命令キャッシュが、命令フェッチユニットにおける処理と同じ高いスループットで、命令を配信できるようにする。例文帳に追加

To enable an instruction cache to distribute an instruction with the same high throughput as that of processing in an instruction fetch unit in order to optimize the performance of a microprocessor. - 特許庁

命令フェッチユニット１０は、第１パイプライン１４に通常のＡＬＵ演算命令、又は、２つの演算ユニットを使用するワイドＡＬＵ演算命令を発行する。例文帳に追加

A normal ALU operation instruction or a wide ALU operation instruction for which two arithmetic units are used is issued for a first pipeline 14 by an instruction fetch unit 10. - 特許庁

専用回路を用いた処理を実行可能な専用データ処理ユニット（ＶＵ）３１と、汎用データ処理ユニット（ＰＵ）３２と、これらに対し共通のフェッチユニット２１を備えたマイクロコード制御方式の制御装置１０を提供する。例文帳に追加

A microcode controller 10 of a microcode control system is provided with a dedicated data processing unit (VU) 31 which can perform a process using a dedicated circuit, a general data processing unit(PU) 32, and a fetch unit 21 which is common to them. - 特許庁

データ処理装置は複数の命令セットのうちのいずれかからの命令を実行するためのプロセッサコアと、メモリからの命令を実行のためにプロセッサコアに送る前にこの命令をプリフェッチするためのプリフェッチユニットとを備える。例文帳に追加

The data processing apparatus comprises a processor core for executing instructions from any of a plurality of instruction sets, and a prefetch unit for prefetching instructions from a memory prior to sending the instructions to the processor core for execution. - 特許庁

この予測ロジックはプリフェッチされた命令の実行によって命令フローの変化が生じるかどうか、プリフェッチされた命令を検討し、変化を生じさせると予測された場合、次の命令を検索すべきメモリ内のアドレスをプリフェッチユニットに表示するようになっている。例文帳に追加

The prediction logic is so arranged as to review a prefetched instruction to predict whether execution of the prefetched instruction will cause a change in instruction flow, and to indicate, to the prefetch unit, an address within the memory from which a next instruction should be retrieved when the change in instruction flow is anticipated. - 特許庁

リピートバッファ１４への命令コードの格納を終了した後は、リピートブロックの反復により、リピートブロックの先頭にプログラム実行が戻るたびに、命令フェッチユニット１８にリピートバッファ１４から命令コードを供給する構成とされている。例文帳に追加

After the storage of instruction code to the repeat buffer 14 is completed, supply of instruction code from the repeat buffer 14 to an instruction fetch unit 18 is performed every time when the program execution is returned to the head of the repeat block by repetition of the repeat block. - 特許庁

本発明の方法によれば、フェッチユニットによりフェッチされた命令がキャッシュされた命令タグに一致するかどうかが判断され、一致する場合は、キャッシュされた命令タグに対応する演算コードと関連命令が適切な関数ユニットに直接注入されることにより、コンピュータシステムにおける発行命令バスにより転送される発行命令数が低減される。例文帳に追加

A 1st instruction is fetched from a memory and it is judged whether its PS matches with one of entries of a tag PC cache (S502, 504). - 特許庁