モンゴメリ乗算器の英語

該モジュラー減少装置は、４以上の高い記数法の底ｒを用いたモンゴメリー乗算プロセスの変形を使用する、乗算器（１２）を含む。例文帳に追加

The modular reduction device includes a multiplier (12) using an alternative of the Montgomery multiplication process using a base of raised numeration r equal to or higher than 4. - 特許庁

本発明にかかる剰余演算装置は、第１の被乗数と第２の被乗数のうちのいずれか一方の被乗数と、乗数と、除数と、に基づき、モンゴメリ乗算を実行する演算器と、モンゴメリ乗算の演算結果を第１の被乗数として格納する第１の被乗数レジスタと、モンゴメリ乗算の演算結果を除数で減算する減算器と、減算器での減算結果を第２の被乗数として格納する第２の被乗数レジスタとを有する。例文帳に追加

The remainder calculating apparatus has a calculator that carries out Montgomery multiplication based on either one of a first multiplicand and a second multiplicand, a multiplier and a divisor; a first multiplicand register that stores a calculation result of the Montgomery multiplication as a first multiplicand; a subtractor that subtracts the calculation result of the Montgomery multiplication with the divisor; and a second multiplicand register that stores a subtraction result of the subtractor as a second multiplicand. - 特許庁

モンゴメリ乗算に基づく剰余演算器を用い、剰余演算器が処理可能なビット長を超えるデータの剰余演算を処理することができる剰余演算処理装置を提供する。例文帳に追加

To provide a residual arithmetic processor capable of processing residual arithmetic of a data which exceeds bit length which can be processed by a residual processing unit, by using the residual arithmetic unit based on Montgomery multiplication. - 特許庁

さらに、各データを剰余演算器１１５に入力できるサイズになるよう変換した後、繰り返し剰余演算器１１５のモンゴメリ乗算を実行する。例文帳に追加

After each data is converted so that it may become a size which can be input into the residual arithmetic unit 115, the Montgomery multiplication of the residual arithmetic unit 115 is repeatedly executed. - 特許庁

更に、モンゴメリ乗算の演算結果と除数との比較結果に基づき、第１の被乗数レジスタの値と第２の被乗数レジスタの値のうちのいずれか一方の値を演算器に出力するセレクタを有する。例文帳に追加

Further, the remainder calculating apparatus has a selector that outputs either one of a value of the first multiplicand register and a value of the second multiplicand register to the calculator based on a comparison result between the calculation result of the Montgomery multiplication and the divisor. - 特許庁

モンゴメリ乗算剰余の多倍長演算を行う回路において、ブロック単位演算器における減算のための遅延時間を短縮し、動作周波数を維持したままで演算を行う。例文帳に追加

To reduce the delay time for subtraction in a block unit computing element and perform arithmetic operation while maintaining the operating frequency in a circuit for carrying out multiple length calculation of Montgomery multiplication residues. - 特許庁