同期式カウンタの英語

カウンタは、その後縁でクリアされ、クリア毎に該方式の水平同期信号Ｐ_H(P)を計数し、走査信号Ｌ_(P)iを出力する。例文帳に追加

The counter 1 is cleared at the rear edge, counts a horizontal synchronizing signal PH(P) of the system at each clearing and outputs a scan signal L(P)i. - 特許庁

リングカウンタ１０は、同期式ＩＣメモリに電源電圧Ｖｄｄが投入されると、パルス信号Ｐを連続的に発生させる。例文帳に追加

The ring counter 10 continuously generates a pulse signal P when a power supply voltage Vdd is applied to the synchronous IC memory. - 特許庁

ＰＡＬ方式の場合、遅延用カウンタ２及びフリップ・フロップ回路３により、該方式の垂直同期信号Ｐ_V(P)の後縁が遅延された疑似垂直同期信号Ｐ_V(P)’が得られ、切換回路４のＰＡＬ端子を介してカウンタ１に供給される。例文帳に追加

In the case of a PAL system, a counter 2 for delay and a flip-flop circuit 3 obtain a pseudo-vertical synchronizing signal PV(P)' obtained by delaying the rear edge of a vertical synchronizing signal PV(P) of the system and the signal PV(P)' is supplied to the counter 1 through the PAL terminal of the circuit 4. - 特許庁

カウンタ回路Ｂ８０７，Ｃ８０８にはクロック信号としてレーザビーム方式における水平同期信号が入力され、カウンタ回路Ａ８０６にはクロック信号としてレジローラ駆動用のパルスモータの駆動パルス信号が入力されている。例文帳に追加

A horizontal synchronizing signal in a laser beam system is inputted into counter circuits B807, C808 as a clock signal, and a driving pulse signal of a pulse motor for driving a regist roller is inputted into a counter circuit A806 as a clock signal. - 特許庁

調歩同期式のシリアル通信に用いられるビット単位の通信データの受信の際に、「基準クロックを分周したカウンタークロック」のカウンタークロック数に対する、「基準クロックから算出される分周値をもとにハード特性を考慮した特性分周値」を計算する。例文帳に追加

When receiving communication data in bit units used in start-stop synchronous serial communication, "a characteristic frequency division value with hardware characteristics taken into account based on a frequency division value calculated from a reference clock" relative to the number of clock cycles of a "counter clock derived from the reference clock by dividing its frequency" is calculated. - 特許庁

ＰＡＬ方式の垂直同期信号の後縁を遅延してＮＴＳＣ方式の場合と合致させることにより、カウンタ１が両方式で共通使用可能となる。例文帳に追加

The counter 1 is made commonly usable in the both systems by delaying the rear edge of the vertical synchronizing signal of the PAL system to cause it to coincide with the case of the NTSC system. - 特許庁

入力される主画面映像信号、副画面用映像信号の走査方式を同期カウンタ回路２３，２４と走査方式判別回路２６，２７により検出する。例文帳に追加

Synchronous counter circuits 23, 24 and scanning system discrimination circuits 26, 27 detect scanning systems of the main screen video signal and a sub screen video signal that are received. - 特許庁

出力制御回路５２は、リングカウンタ１０で発生したパルス信号Ｐを入力している間、同期式ＩＣメモリの出力端子ＤＱをハイインピーダンスにする。例文帳に追加

While the output control circuit 52 received the pulse signal P generated by the ring counter 10, an output terminal DQ of the synchronous IC memory is set to a high impedance. - 特許庁