命令キャッシュのクリアの英語

命令キャッシュメモリ有無信号＝１の場合（命令キャッシュメモリが存在する場合）において、命令キューミス信号＝１となると（命令キューミスが発生すると）、クリア信号＝１となり、入力ポインタ５及び出力ポインタ７がクリアされ。例文帳に追加

If an instruction queue miss signal is turned to '1' (an instruction queue miss is generated) when the instruction cache memory existence signal is '1' (an instruction cache memory exists), the clear signal is turned to '1' and the input and output pointers 5, 7 are cleared. - 特許庁

命令キャッシュメモリ有無信号＝０の場合（命令キャッシュメモリが存在しない場合）において、ジャンプ命令検出信号＝１となると（ジャンプ命令をデコードすると）、クリア信号＝１となり、入力ポインタ５及び出力ポインタ７がクリアされる。例文帳に追加

If a jump instruction detection signal is turned to '1' (a jump instruction is decoded) when an instruction cache memory existence signal is '0' (there is no instruction cache memory), a clear signal is turned to '1' and an input pointer 5 and an output pointer 7 are cleared. - 特許庁

命令キューを備える情報処理装置に関し、命令キャッシュメモリの有無に関係なく、１種類の命令キュークリア手段を設計すれば足りるようにし、設計の効率化を図る。例文帳に追加

To make design efficient by designing an instruction queue clearing means of only one kind independently of the existence of an instruction cache memory as to an information processor provided with an instruction queue. - 特許庁

キャッシュメモリ６にローカルメモリと一致しないデータが蓄えられないように、ローカルメモリ側の書き換えロックがはずされて次の転送命令がくるのに相当する、ローカルメモリ−リモートメモリ間の転送のラウンドトリップタイム経過ごとに、キャッシュをクリアする。例文帳に追加

The cache is cleared at every passage of a round trip time of transfer between a local memory and a remote memory, equivalent to coming of the next transfer command by releasing rewrite lock on the local memory side so that data not agreeing with the local memory are not stored in the cache memory 6. - 特許庁