浮動小数点比較の英語

は浮動小数点表記文字列を、あまり普通でない方法で比較する。例文帳に追加

to compare strings representing floating point numbers. Rather than first発音を聞く  - JM

浮動小数点コウプロセッサとメモリとの間で、倍精度ワード及び／又は複数対の単精度ワードをロードすると共に記憶し、その上にＣＰＵ（２０１）内の整数レジスタ内で浮動小数点ユニット（２６５）における２つの浮動小数点数を比較したブール結果を記憶する例が与えられている。例文帳に追加

Then, double precision words and/or plural pairs of single precision words are loaded and stored between a floating point co-processor and a memory, and a Boolean result obtained by comparing two floating points in a floating point unit 265 is stored in an integer register in a CPU 201. - 特許庁

データのロード方法及びその記憶方法、データワードのロード方法及びその記憶方法、並びに、浮動小数点数の比較方法例文帳に追加

METHOD FOR LOADING DATA AND METHOD FOR STORING THE SAME AND METHOD FOR LOADING DATA WORD AND METHOD FOR STORING THE SAME AND METHOD FOR COMPARING FLOATING POINT - 特許庁

本発明に係るＺソート処理回路２４は、半透明ポリゴンのデプス平均値と最小保持デプス値とを比較する浮動小数点比較器１３０と、浮動小数点比較器１３０の入力段に接続された複数のＡＮＤゲート１１０−１〜１１０−２３、１２０−１〜１２０−２３と、精度制御用小数部マスク値１４０とを含む。例文帳に追加

The Z-sorting processing circuit 24 includes a floating decimal point comparison device 130 which compares an average depth value of a semitransparent polygon with a minimum pooling depth value; a plurality of AND gates 110-1 to 110-23 and 120-1 to 120-23, which are connected to the input stage of the floating decimal point comparison device 130; and a decimal part mask value 140 for controlling precision. - 特許庁

例えば、ロード及びストアする操作において、特に３２ビット及び６４ビットデータ値のために６４ビットアーキテクチャを更に能率的に利用し、同様に浮動小数点比較操作においてＣＰＵと一層能率的にインタフェースする浮動小数点命令セットが必要である。例文帳に追加

To efficiently use a 64 bit architecture especially for 32 bit and 64 bit data values in loading and storing data, and to provide a floating point instruction set for further efficiently interfacing with a CPU in comparing floating points. - 特許庁

与えられる２つの浮動小数点データの加算および減算を行なう浮動小数点加算器において、仮数部の桁合わせ処理の前処理で行なわれる２データの指数比較および仮数比較の結果と２データの符号とに基づいて、クリップ座標に対応するデータと与えられた他方のデータとの大小関係をそれぞれコード化する。例文帳に追加

The floating-point adder which performs addition and subtraction of two pieces of given floating-point data codes the large/small relation between data corresponding to clip coordinates and the other given data according to the results of exponent comparison and mantissa comparison between the two pieces of data which are made before the digit matching process of the mantissa parts and the signs of the two pieces of data. - 特許庁

上記課題を解決するために、浮動小数点演算回路に、第１の演算結果を出力する第１の演算器１０１と、第２の演算結果を出力する第２の演算器１０２と、第１の演算結果と第２の演算結果とについて所定ビット幅の比較を行う比較回路１０３と、を備える。例文帳に追加

This floating point arithmetic circuit is provided with: a first arithmetic unit 101 for outputting a first arithmetic result; a second arithmetic unit 102 for outputting a second arithmetic result; and a comparator circuit 103 for comparing predetermined bit width about the first arithmetic result and the second arithmetic result. - 特許庁