算術演算回路の英語

パイプライン回路において、加算を含む、高速算術演算を実施する装置および方法を提供すること。例文帳に追加

To provide a device and a method performing a high-speed arithmetic operation including addition in a pipeline circuit. - 特許庁

各プロセッサ素子は、乗算、組合せおよび演算の累算を行うための演算回路、および上記演算回路の入力および出力を記憶するためのレジスタ・ファイルを含み、終了する算術演算の待ち時間を、それにより新しい演算をスタートする周期の倍数になるようにパイプライン処理を行う。例文帳に追加

Then, the first and second ports r1 and r2 are connected to an element 104 provided with the arithmetic circuit for supplying composite words thereto and receiving real numbers or imaginary numbers therefrom. - 特許庁

一実施形態においては、精度制御回路は、制御回路によって受け取られたインジケータに応じて、算術論理演算回路に反復オペランド処理を終了させる。例文帳に追加

In the embodiment, the precision control circuit makes the arithmetic and logical operation circuit end the repetitive operand processing according to an indicator received by the control circuit. - 特許庁

算術論理演算回路は、結果を得るために、第１のビット精度のオペランドを反復的に処理するように構成される。例文帳に追加

The arithmetic and logical operation circuit is configured to repetitively process an operand of first bit precision so as to obtain a result. - 特許庁

本発明に係るＳＩＭＤ型マイクロプロセッサは、複数のプロセッサエレメントがプロセッサエレメントアレイ部を構成し、各プロセッサエレメントが夫々、Ｍ個（Ｍは２以上の自然数）の算術論理演算回路、及び、個々の算術論理演算回路に対応するＭ個の演算結果格納用レジスタを装備するＳＩＭＤ型マイクロプロセッサである。例文帳に追加

This SIMD type microprocessor comprises a processor element array part composed of a plurality of processor elements, each processor element including M-pieces of arithmetic logic units (M is a natural number of 2 or more) and M-pieces of arithmetic result storage registers corresponding to the individual arithmetic logic units. - 特許庁

そのようなＳＩＭＤ型マイクロプロセッサにおいて、更に、各プロセッサエレメントが、個々の算術論理演算回路から演算出力された条件データを格納する条件レジスタ部をＭ個装備しており、条件付き命令実行の際に、条件レジスタ部に格納された条件データにより、対応する算術論理演算回路の夫々が演算を実行するか否かを決定することを特徴とする。例文帳に追加

Further, each processor element includes M-pieces of condition register parts for storing condition data output from the individual arithmetic logic units, and during conditional instruction execution, according to the condition data stored in the condition register parts, each of the corresponding arithmetic logic units determines whether the operation is executed or not. - 特許庁

コントローラは、ＡＬＵおよびレジスタファイルに結合され、算術演算を要求するモード制御信号に応答して、複数の算術回路の１つを選択し、レジスタファイルとＡＬＵとの間でデータアクセスを制御し、それによりレジスタファイルが算術回路によって共用されるようにする。例文帳に追加

A controller is coupled to the ALU and the register file, and in response to a mode control signal requesting the arithmetic operations, selects one of the plurality of arithmetic circuits, controls data accesses between the register file and the ALU, and thereby sets sharing of the register file by the arithmetic circuits. - 特許庁

コントローラは、ＡＬＵおよびレジスタファイルに結合され、算術演算を要求するモード制御信号に応答して、複数の算術回路の１つを選択し、レジスタファイルとＡＬＵとの間でデータアクセスを制御し、それによりレジスタファイルが算術回路によって共用されるようにする。例文帳に追加

Further a controller is coupled to the ALU and the register file, the controller selecting one of the plurality of arithmetic circuits in response to a mode control signal requesting an arithmetic operation and for controlling data access between the register file and the ALU and whereby the register file is shared by the arithmetic circuits. - 特許庁