論理状態の英語

各相補形論理状態信号線ＢＩＴ、ｎＢＩＴは、２つの論理状態のうちの１つを表す。例文帳に追加

Each complementary logic state signal line BIT, nBIT indicates one out of two logic states. - 特許庁

プログラマブル論理回路の複数個の論理セルのそれぞれの状態を反映する情報を記憶する論理セル状態メモリ３０を備える。例文帳に追加

There is provided a logic cell state memory 30, That stores information reflecting each state of a plurality of logic cells in the programmable logic circuit. - 特許庁

ある論理素子の後段の論理素子の状態が、その論理素子の遅延時間に影響を与える場合、その論理素子と後段の論理素子とを仮想的に接続する仮想的な接続関係により、後段の論理素子の状態がその論理素子に伝達される。例文帳に追加

If the state of the logic element following one logic element affects the delay time of the logic element, the state of the following logic element is transmitted to the logic element because of the virtual connection relation on a virtual connection between the logic element and following logic element. - 特許庁

論理制御部２１０は、論理状態識別回路２４０による識別結果を用いて電気信号の論理状態を所望の論理状態に制御する。例文帳に追加

A logic control portion 210 controls the logic state of the electrical signals into a desired one by using the determination results of the logic state determining circuit 240. - 特許庁

ここで、第１の接続状態においては、外部端子の論理レベルが第１のノードの論理レベルに応じて変化し、第２の接続状態においては、第２のノードの論理状態が外部端子の論理レベルに応じて変化する。例文帳に追加

In such a case, in the first connecting state, a logical level of an external terminal changes in response to a logical level of the first node, and in the second connecting state, a logic state of the second node changes in response to the logical level of the external terminal. - 特許庁

ＭＴＣＭＯＳ装置が活性モードからスリープモードに変更される時、第２制御信号の論理状態を第１論理状態から第２論理状態に転換し、所定遅延時間ｔＤ１後、第１制御信号の論理状態を前記第２論理状態から第１論理状態に転換する制御回路が提示される。例文帳に追加

When the MTCMOS device is changed from an active mode to a sleep mode, this control circuit switches the logic state of the second control signal from a first logic state to a second logic state and switches the logic state of the first control signal from a second logic state to a first logic state after a predetermined delay period of time tD1. - 特許庁

制御回路はまた、ＭＴＣＭＯＳ装置が前記スリープモードから活性モードに変更される時、第１制御信号の論理状態を第１論理状態から第２論理状態に転換し、ｔＤ１とは異なる所定遅延時間ｔＤ２後、第２制御信号の論理状態を第２論理状態から第１論理状態に転換させる。例文帳に追加

In addition, the control circuit switches the logic state of the first control signal from the first logic state to the second logic state when the MTCMOS device is changed from the sleep mode to the active mode, and switches the logic state of the second control signal from the second logic state to the first logic state after a predetermined delay period of time tD2 different from the tD1. - 特許庁