COMBINATIONAL LOGICとは 意味・読み方・使い方

To provide a method of operation and an apparatus for radiation hardening a combinational logic circuit.例文帳に追加

組合せ論理回路を耐放射線強化するための動作方法及び装置が提供される。 - 特許庁

The input/output directions and output logic of the combinational circuit can be thus analyzed.例文帳に追加

これにより、組合せ回路の入出力方向と出力論理を解析することが可能となる。 - 特許庁

A composite block in which the logics of a combinational circuit and a non-combinational circuit coexist is analyzed, and the logic of the non- combinational circuit is extracted (S102), and the extracted non-combinational circuit is replaced with the cell of an RTL library prepared in advance whose logic is the same as that of the extracted non-combinational circuit (S106).例文帳に追加

組み合わせ回路と非組み合わせ回路の論理が混在する複合ブロックを解析し、非組み合わせ回路の論理を抽出し（Ｓ１０２）、予め準備されているＲＴＬライブラリのセルであって抽出された非組み合わせ回路と論理が同一であるセルによって、抽出された非組み合わせ回路を置き換える（Ｓ１０６）。 - 特許庁

As such, merge and join circuits can be used for elementary logic cells to form asynchronous combinational logic circuits in accordance with the present invention.例文帳に追加

したがって、マージおよびジョイン回路を、基本的論理エレメントとして用い、本発明による非同期組み合わせ論理回路を形成することができる。 - 特許庁

The logic circuit includes prestage flip flops 10A and 10B, poststage flip flops 20A and 20B, a combinational logic circuit 30, and a selector 40.例文帳に追加

前段フリップフロップ１０Ａ，１０Ｂと、後段フリップフロップ２０Ａ，２０Ｂと、組み合わせ論理回路３０と、セレクタ４０とを有する。 - 特許庁

The clock is made into "1" or "0" according to each logic of each paired signal outputted from the redundant combinational logic circuit.例文帳に追加

この冗長組合せ論理回路から出力するそれぞれのペア信号の各論理によってクロックを“１”か“０”にする。 - 特許庁

A full latch circuit 104 transfers data to the first stage 110 of the combinational logic circuit and a full latch circuit 106 transfers data to the second stage 112 of the combinational logic circuit.例文帳に追加

フルラッチ回路１０４は、組み合わせ論理回路の第１ステージ１１０にデータを転送し、フルラッチ回路１０６は、組み合わせ論理回路の第２ステージ１１２にデータを転送する。 - 特許庁

A transparent latch circuit 116 transfers output data BO from the second stage 112 of the combinational logic circuit.例文帳に追加

トランスペアレントラッチ回路１１６は、組み合わせ論理回路の第２ステージ１１２からの出力データＢ０を転送する。 - 特許庁