EXTERNAL RESETとは 意味・読み方・使い方

To provide a reset circuit which gives a power-on reset function to an integrated circuit device having no external reset terminals, and to provide an integrated circuit device having a power-on reset function.例文帳に追加

外部リセット端子を持たない集積回路装置にパワーオンリセット機能を持たせることができるリセット回路及びパワーオンリセット機能を持つ集積回路装置を提供することである。 - 特許庁

When it is decided that the external firmware is present, it is set that the external firmware is used, and the external firmware is reset.例文帳に追加

外部ファームウェアが有ると判定されたときは、外部ファームウェアを使用するように設定され、外部ファームウェアがリセットされる。 - 特許庁

In the reset control method to control the reset of the processing part by which the reset processing by the program by the interruption signal and the hard reset by the hard reset signal are possible, whether external reset input is supplied to the processing part as the interruption signal or the external reset input is supplied to the processing part as the hard reset signal is made selectable based on preset switching information.例文帳に追加

割込信号によるプログラムによるリセット処理及びハードリセット信号によるハードリセットが可能とされた処理部のリセットを制御するリセット制御方法であって、外部リセット入力を前記割込信号として処理部に供給するか、又は外部リセット入力をハードリセット信号として処理部に供給するかを予め設定された切換情報に基づいて選択可能とする。 - 特許庁

A reset timing detecting means 2 detects a zero cross point of the external input signal, and outputs a reset timing signal.例文帳に追加

リセットタイミング検出手段２は、前記外部入力信号の零クロス点を検出し、リセットタイミング信号を出力する。 - 特許庁

To enable the same terminal to be commonly used for external outputting of a reset signal and inputting of an external reset signal by a POR/LVD detection circuit and to restrain a reset signal externally outputted from straying into the input system for a reset signal from outside.例文帳に追加

ＰＯＲ／ＬＶＤ検出回路によるリセット信号の外部出力と外部リセット信号の入力を同一端子で兼用でき、外部出力するリセット信号が外部からのリセット信号の入力系に回り込むことを抑制する。 - 特許庁

A timing control circuit activates internal reset signals PRESET 1 and 2 in response to state transition of an external reset signal.例文帳に追加

タイミング制御回路は、外部リセット信号の状態遷移を契機として、内部リセット信号ＰＲＥＳＥＴ１、２を活性化させる。 - 特許庁

Then the INT flag is reset, the state of each register is returned to be the original one and the address with external interruption is recovered.例文帳に追加

そして、ＩＮＴフラグをリセットし、割込がかかったアドレスに復帰する。 - 特許庁

In the test mode, the driving ability of the output buffer is not initialized by the reset instruction by the external reset signal or the reset instruction caused by a standby release instruction by an external standby signal, and a preceding setting state is maintained.例文帳に追加

テストモードでは、外部リセット信号によるリセット指示、外部スタンバイ信号によるスタンバイ解除指示に起因するリセット指示では出力バッファの駆動能力は初期化されずに前の設定状態を維持する。 - 特許庁