MIS capacitorとは 意味・読み方・使い方

A semiconductor random access memory device with the characteristics of having the matrix of memory cells (C11) that includes the first MIS element (QW11), the drain (3) or the source (4) of the first MIS element (QW11) and the second MIS element (QR11) formed above the first MIS element (QW11), gate input capacity information storage capacitor (CS11) for the second MIS element (QW11). In the matrix of the memory array, the drain of the said first MIS element (QW11) electrically connected to the drain of the second MIS element (QW11), … connecting so that the data line (D1) orthogonally to sense (S1) and word (W1) lines of the each memory cell of the array.発音を聞く 例文帳に追加

第１のMIS素子（Qｗ11）と、第１のMIS素子（Qｗ11）のソース及びドレインのいずれか一方の領域をゲートとして用いて前記第１のMIS素子（Qｗ11）の上に積み重ね形成された第２のMIS素子（QR11）と、この第２のMIS素子（QR11）のゲート入力容量である情報蓄積用のキャパシタ（Cｓ11）とを有したメモリセル（C11）をマトリックス状に配列したメモリアレイにおいて前記第１のMIS素子（Qｗ11）のドレインを第２のMIS素子（QＲ11）のドレインと電気的に結合して、……、データ線（D1）をメモリアレイの各メモリセル間にセンス線（S1）及びワード線（W1）に直交するように配線することを特徴とする半導体ランダムアクセスメモリ装置。 - 特許庁

To hold driving force of a MIS transistor without complicating a process, and to suppress leak current of a decoupling capacitor having a MIS structure.例文帳に追加

工程を複雑にすることなく、ＭＩＳトランジスタの駆動力を保持すると共に、ＭＩＳ構造を有するデカップリングコンデンサのリーク電流を抑制する。 - 特許庁

In a method for manufacturing a semiconductor device, the lower electrode of a MIS capacitor 88 is formed by an N+ diffusion layer 62b and the lower electrode of a MIM capacitor 89 is formed by a polycrystalline Si film 66b.例文帳に追加

Ｎ^+ 拡散層６２ｂでＭＩＳ容量素子８８の下部電極を形成し、多結晶Ｓｉ膜６６ｂでＭＩＭ容量素子８９の下部電極を形成する。 - 特許庁

Furthermore, in the reception circuit RX, a capacitor C1 indicating gate capacitance or the like of an MIS transistor that becomes an input buffer is provided.例文帳に追加

また、受信回路ＲＸでは、入力バッファとなるＭＩＳトランジスタのゲート容量等を示す容量Ｃ１が設けられる。 - 特許庁

To make satisfactory the following-up performance of the change of a capacitive value to the change of a voltage in an MIS type variable capacitive capacitor, and to enlarge the range of a voltage to be used as a capacitor.例文帳に追加

ＭＩＳ型可変容量コンデンサにおいて、電圧変化に対する容量値変化の追従性を良好にし、コンデンサとして利用できる電圧の範囲を拡大する。 - 特許庁

A semiconductor substrate 1 is provided with a transistor 15 of an MIS structure and a capacitor 16 formed by interposing a capacitor insulating film 7 between a lower electrode 5 and an upper electrode 8.例文帳に追加

同一半導体基板１に、ＭＩＳ構造のトランジスタ１５と、下部電極５と上部電極８間にキャパシタ絶縁膜７を介在させたキャパシタ１６とが設けられている。 - 特許庁

SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, CAPACITOR AND ITS MANUFACTURING METHOD, MIS-TYPE SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD例文帳に追加

半導体装置およびその製造方法、容量素子およびその製造方法、並びにＭＩＳ型半導体装置およびその製造方法。 - 特許庁

By reducing the size of a mask for etching, the area of a capacitor of the MFM section which consists of a first electrode, ferroelectric thin film, and second electrode can be made smaller than the area of a capacitor of the MIS section which consists of a substrate, gate insulation film, and the first electrode, by one and the same mask.例文帳に追加

エッチング時にマスクのサイズが小さくなるようにすることで、1つのマスクで第1の電極と強誘電体薄膜と第2の電極からなるMFM部のキャパシタの面積を、基板とゲート絶縁膜と第1の電極からなるMIS部のキャパシタ面積より小さくすることが可能となる。 - 特許庁