Synchronous Serial Interfaceとは 意味・読み方・使い方

To decrease the number of signal lines of a synchronous serial interface by putting a preamble code word into a data stream to be transmitted and detecting the preamble code word contained in the data stream via a synchronous preamble detection module.例文帳に追加

マスタ・デバイスとスレーブ・デバイスとの間で不定期にタイミングを同期させ、フレーム同期信号を不要とする同期データ・プロトコルを提供する。 - 特許庁

An interface circuit 103 is a clock synchronous serial interface circuit provided in a peripheral device 102 of a system for transmitting a serial clock from a CPU 101 to the peripheral device 102 and transmitting and receiving serial data containing address information of the peripheral device 102 and data information by the serial clock.例文帳に追加

インターフェイス回路１０３は、ＣＰＵ１０１から周辺デバイス１０２へシリアルクロックを送出するとともに、シリアルクロックによって周辺デバイス１０２のアドレス情報とデータ情報とを含むシリアルデータを送受信するシステムの周辺デバイス１０２に設けられるクロック同期式シリアルインターフェイス回路である。 - 特許庁

To simply realize a function for allowing data processing in one unit byte and adjusting width and depth of FIFO in a synchronous serial interface circuit.例文帳に追加

同期シリアルインタフェース回路において、１バイト単位でのデータ処理が可能でかつＦＩＦＯの幅と深さを調節する機能を簡素に実現する。 - 特許庁

To easily achieve a synchronous serial bus connection between a control side circuit having only an existing parallel interface part and a controlled side circuit by suppressing increase of the mounting area on a substrate or costs.例文帳に追加

基板上の実装面積やコストの上昇を抑えつつ、既存のパラレルインターフェース部のみをもつ制御側回路と被制御側回路との間で非同期式シリアルバス接続を簡易に実現すること。 - 特許庁

A clock output source is changed between clock output from the clock input/output terminal 24 of the synchronous type serial communication interface 20 and clock output from the terminal 28 of the general purpose input/output port 22.例文帳に追加

同期式シリアル通信インターフェース２０のクロック入出力端子２４からのクロック出力と、汎用入出力ポート２２の端子２８からのクロック出力との間で、クロック出力元を切り替えるようにした。 - 特許庁

A personal computer 103 is connected to a serial interface 18 of a terminal adaptor 102, which has a PPP/MP processing section 17 that conducts asynchronous/synchronous PPP conversion and MP processing.例文帳に追加

ターミナルアダプタ１０２はシリアルインタフェース１８でパソコン１０３と接続され、非同期／同期ＰＰＰ変換、ＭＰ処理を行うＰＰＰ／ＭＰ処理部１７を有している。 - 特許庁

To provide a serial communication apparatus including an interface circuit having a transmitter-receiver circuit that communicates with an internal circuit using a predetermined synchronous clock and a PLL circuit that generates the synchronous clock based on a reference clock to be input, thus preventing erroneous operations of the interface circuit and the internal circuit.例文帳に追加

内部回路との間で所定の同期クロックを用いて通信を行う送受信回路と、入力される基準クロックに基づいて上記同期クロックを発生するＰＬＬ回路とを備えたインターフェース回路を備えたシリアル通信装置において、インターフェース回路及び内部回路の誤動作を防止する - 特許庁

A codec interface unit is configured to have a cable equalizer 6 for detecting a signal inputted from a serial data input unit 4, a cable equalizer 7 for detecting a signal inputted from a clock signal input unit 5, a synchronous bite detection means for detecting synchronous byte from data inputted from the serial data input unit 4, and a control unit 12 provided with determination means for determining the codec interface scheme.例文帳に追加

コーデックのインタフェース部を、シリアルデータ入力部４から入力される信号を検出するケーブルイコライザ６と、クロック信号入力部５から入力される信号を検出するケーブルイコライザ７と、シリアルデータ入力部４から入力されたデータ信号から同期バイトを検出する同期バイト検出手段およびコーデックインタフェース方式を判定する判定手段を備える制御部１２とを有して構成する。 - 特許庁