WATCH TIMER RESETとは 意味・読み方・使い方

A time-out value is set from the application, and a watch dog timer is started (S49), and the timer is periodically reset before the time-out from the secondary OS so that the state of the secondary OS can be monitored.例文帳に追加

アプリケーションからタイムアウト値を設定してウォッチドッグタイマを始動させ（Ｓ４９）、２次ＯＳからタイムアウトとなる前に定期的にタイマーをリセットするようにして、２次ＯＳの状態を監視する。 - 特許庁

When abnormality of a CPU 2901 of a module for supplying a power source to another module is detected by a watch dog timer 2902, a reset IC 2903 is controlled, and a CPU 2901 is reset.例文帳に追加

他のモジュールに電源を供給するモジュールのＣＰＵ２９０１の異常をウオッチドッグタイマ２９０２が検出すると、リセットＩＣ２９０３を制御し、ＣＰＵ２９０１をリセットする。 - 特許庁

To provide a WDT diagnosing system capable of diagnosing the presence or absence of the abnormality of not only a watch dog timer but also a reset signal input terminal.例文帳に追加

ウオッチドッグタイマのみならず、リセット信号入力端子までの異常の有無まで診断できるようにしたＷＤＴ診断システムを提供する。 - 特許庁

When operating frequencies are high frequencies, or a power supply voltage is a low voltage, any pulse signal is not outputted to the counter 1 by a delay circuit 2 so that a microcomputer can be reset by this watch dog timer.例文帳に追加

遅延回路２は、動作周波数が高周波の場合、また電源電圧が低電圧の場合はパルス信号をカウンタ１へ出力しないことでマイクロコンピュータをリセットさせるウォッチドッグタイマである。 - 特許庁

Every time a time measuring reset signal C1 is outputted by a CPU 10, a clock part 13 starts time measuring, a WDT (Watch Dog Timer) forced reset circuit 20 outputs a CPU reset signal C3 as a measured time reaches a preset time for monitoring, and the CPU 10 is forced to reset.例文帳に追加

ＣＰＵ１０から計時リセット信号Ｃ１が出力されるたびに時計部１３に計時動作を開始させるとともに、その計時時間が予め設定された監視時間に達したことに応じてＷＤＴ強制リセット回路２０にＣＰＵリセット信号Ｃ３を出力させ、ＣＰＵ１０を強制リセットさせる。 - 特許庁

Thus no reset pulse is outputted from the RST terminal of the watch dog timer IC 27 causing to enable the reset process of an MPU 28 to be finished in one time and the MPU 28 to be quickly risen.例文帳に追加

よって、リセット信号２２の解除後に、ウォッチドッグタイマＩＣ２７のＲＳＴ端子からリセットパルスが出力されることはないので、ＭＰＵ２８のリセット処理を１回で終了させることができ、ＭＰＵ２８を迅速に立ち上げることができる。 - 特許庁

This machine is also provided with a clear processing ST 37 obstructing the functioning of the watch dog timer WDT by outputting the clear signals at intervals within a prescribed time and a system reset circuit 52 outputting an initial signal PS in inputting a power supply and delaying the timing of functioning of the watch dog timer WDT.例文帳に追加

一定時間以内の間隔でクリア信号を出力することによって、ウォッチドッグタイマＷＤＴが機能することを阻止するクリア処理ＳＴ３７と、電源投入時にイニシャル信号ＰＳを出力して、ウォッチドッグタイマＷＤＴが機能するタイミングを遅らせるシステムリセット回路５２とを設けた。 - 特許庁