bit matrixとは 意味・読み方・使い方

This scrambler circuit is provided with an n-bit matrix operation circuit 10 receiving an n-bit (n is an integer of ≥2) input signal A, and an n-bit register circuit 20 receiving the n-bit signal outputted form the n-bit matrix operation circuit 10 and outputting an n-bit output signal B.例文帳に追加

ｎビット（ｎは２以上の整数）の入力信号Ａが入力されるｎビットマトリクス演算回路１０と、ｎビットマトリクス演算回路１０から出力されるｎビットの信号が入力されてｎビットの出力信号Ｂを出力するｎビットレジスタ回路２０とを備える。 - 特許庁

The deformation matrix H_G satisfies a submatrix D corresponding to the information bit sequence being a zero matrix, and a submatrix B corresponding to a part of the parity bit sequence is a unit matrix.例文帳に追加

変形行列Ｈ_Ｇにおいて、情報ビット系列に対応するサブ行列Ｄはゼロ行列であることを満たし、パリティビット系列の一部に対応するサブ行列Ｂは単位行列であることを満たす。 - 特許庁

The operating part 11 regards the bit string of the prescribed bit length from the inputting part 10 as a vector of a prescribed dimension and converts the bit string with the matrix.例文帳に追加

行列演算部１１では、平文入力部１０からの所定ビット長のビット列を所定次元のベクトルと見なし、行列により変換する。 - 特許庁

Memory cells 3 are arranged at the intersected points between plural word lines WL00, WL01,... and bit lines BLs in a matrix manner.例文帳に追加

メモリセル３は複数のワード線WL00,WL01,…とビット線BLの交点にマトリックス状に配置される。 - 特許庁

The LDPC coding part 22 encodes the bit string by calculating a parity check matrix for the input bit string.例文帳に追加

ＬＤＰＣ符号化部２２は、入力したビット列に対して、パリティ検査行列を演算することによって、ビット列を符号化する。 - 特許庁

In the semiconductor storage device 40, bit lines and word lines WL are arranged in matrix.例文帳に追加

半導体記憶装置４０には、ビット線とワード線ＷＬとがマトリックス状に配置される。 - 特許庁

To generate a bit stream whereby decoding is executed by a correct quantization matrix at random decoding.例文帳に追加

ランダムデコード時に正しい量子化マトリクスでデコードが実行されるようなビットストリームを生成する。 - 特許庁

The large range is organized in a two-dimensional bit map matrix (38) of a page and an offset into the page.例文帳に追加

大きい範囲をページとそのページ内へのオフセットの二次元ビットマップ行列（３８）に編成する。 - 特許庁