buffer circuitsとは 意味・読み方・使い方

As a result, buffer circuits corresponding to the reference voltage lines 39 with which first reference voltages are inputted directly to the circuits 34 become unnecessary and, thus, currents to be made to flow through the buffer circuits which become unnecessary are reduced in this circuit.例文帳に追加

これにより、直接入力される基準電圧線３９分についてはバッファ回路が不要となり、不要となるバッファ回路に流れていた電流を削減できる。 - 特許庁

As less number of signal lines are needed, numbers of output circuits (output buffer) and input circuits (input buffer) of the signal can be reduced.例文帳に追加

信号線の本数が少なくて済むため、信号の出力回路（出力バッファ）の数および入力回路（入力バッファ）の数を減らすことができる。 - 特許庁

An output buffer circuit is provided with a plurality of CMOS output circuits 1.例文帳に追加

出力バッファ回路は複数個のＣＭＯＳ出力回路（１）を有する。 - 特許庁

Schmitt buffer circuits 2 and 3 having a hysteresis characteristic are provided at an input side and an output side, an integration circuit 4 is inserted between the Schmitt buffer circuits and connected directly to the Schmitt buffer circuits to configure the input circuit 1 of the integrated semiconductor circuit.例文帳に追加

入力側と出力側にヒステリシス特性を有するシュミットバッファ回路２、３を備え、該シュミットバッファ回路間に積分回路４を挿入して直結し、半導体集積回路の入力回路１を構成する。 - 特許庁

Dummy buffer circuits 103 and dummy flip-flop circuits 105 are installed so that load resistance and load capacitance are equal in each stage up to the final stage of flip-flop circuits 104.例文帳に追加

最終段の各フリップフロップ１０４までの負荷抵抗および負荷容量が等しくなるように、ダミーバッファ１０３およびダミーフリップフロップ１０５を組み込む。 - 特許庁

A buffer circuits 43 and a buffer circuit 53 in the second gate driver 500 are arranged zigzag on the left and right sides of the display section 600 and inverter circuits in the respective buffer circuits are connected in series in the direction where source bus lines extend.例文帳に追加

第１のゲートドライバ４００内のバッファ回路４３と第２のゲートドライバ５００内のバッファ回路５３とを表示部６００の左右に千鳥配置し、各バッファ回路内のインバータ回路をソースバスラインの延びる方向に直列に接続する。 - 特許庁

A semiconductor device has an output buffer or an I/O buffer (28, 29) which contains a buffer transistor, and control circuits (21p, 21n, 22, 23) which change a size of the buffer transistor.例文帳に追加

本発明の半導体装置は、バッファ用トランジスタを含む出力バッファ又は入出力バッファ（２８，２９）と、バッファ用トランジスタのサイズを変化させる制御回路（２１ｐ，２１ｎ，２２，２３）を有する。 - 特許庁

First buffer circuits C_1, C_2 of the first semiconductor chip 100 and second buffer circuits C_1, C_2 of the second semiconductor chip 200 are identical with each other at least in design.例文帳に追加

第１の半導体チップ１００の第１のバッファ回路Ｃ_1，Ｃ_2と、第２の半導体チップ２００の第２のバッファ回路Ｃ_1，Ｃ_2とは、少なくとも設計上同一である。 - 特許庁