burst time cycleとは 意味・読み方・使い方

The memory device provided with SDRAM is a memory device controlling SDRAM performing burst access based on burst length, a cycle number counter setting the number of times of burst access based on the burst length at the time of initialization at which the burst length is set is provided, burst cycles in a read/write cycle are performed by the number of times set in the cycle number counter.例文帳に追加

ＳＤＲＡＭを備えたメモリ装置は、バースト長に基づくバーストアクセスを行うＳＤＲＡＭを制御するメモリ装置であって、前記バースト長を設定する初期化時に、バースト長に基づくバーストアクセスの回数を設定するサイクル数カウンタを設け、リード／ライトサイクルにおけるバーストサイクルを該サイクル数カウンタに設定された回数だけ行うようにしたことである。 - 特許庁

In the next step, idle time before a burst signal in the DQS of the read or write cycle is detected, a trigger is applied in a first part of a burst signal, and the frequency of the burst signal is measured.例文帳に追加

次のステップでは、リード又はライト・サイクルのＤＱＳ中のバースト信号の前にあるアイドル時間を検出してバースト信号の最初の部分でトリガをかけ、バースト信号の周波数を測定する。 - 特許庁

To improve a cycle time at the time of writing or at the time of reading when write-operation is performed during burst read-operation or read- operation is performed during burst write-operation.例文帳に追加

バーストリード動作中にライト動作が入る際またはバーストライト動作中にリード動作が入る際に、ライト時またはリード時のサイクルタイムの向上を図ることを特徴とする。 - 特許庁

To provide a memory device provided with SDRAM in which access speed is increased by setting the number of times of burst access at the time of initialization at which burst access based on burst length for performing burst access is set in a read/write cycle, in a memory device provided with SDRAM performing burst access.例文帳に追加

バーストアクセスを行うＳＤＲＡＭを備えたメモリ装置において、バーストアクセスを行うためのバースト長に基づくバーストアクセスをリード／ライトサイクルで設定する初期化時にそのバーストアクセスの回数を設定するようにして、アクセスの高速化を図ったＳＤＲＡＭを備えたメモリ装置を提供する。 - 特許庁

A CPU 11 controls a pulse generator 20 so that it may output switching pulses in burst form by a specified number at a time in every specified burst cycle so as to generate voltage on the secondary side of the transformer 2, for switching the transistor 4 by the switching pulses.例文帳に追加

ＣＰＵ１１はトランス２の二次側に電圧を生じさせるために、所定のバースト周期毎に所定数ずつバースト形式でスイッチングパルスを出力するようパルス発生部２０を制御し、そのスイッチングパルスによりトランジスタ４をスイッチング動作させる。 - 特許庁

The microprocessor monitors the completion time of the dead time interval of a burst mode cycle, and generates a synchronous control signal for turning a switch on.例文帳に追加

マイクロプロセッサは、バーストモードサイクルの不感時間間隔の終了時間を監視し、スイッチをターンオンさせる同期制御信号を生成する。 - 特許庁

Moreover, the control circuit 26 activates a latch data signal in a third K cycle and a burst memory 20 outputs a pre- accessed data after a delayed time.例文帳に追加

バースト・アドレスは、非同期メモリ・コア４０の入力に駆動されるが、非同期メモリ・コア４０からの出力データは、第１サイクルの直後である周期的なクロック信号の第２サイクル後に生じる周期的なクロック信号の第３サイクルまでラッチされない。 - 特許庁