external testとは 意味・読み方・使い方

The input terminals are released from external connections in scan test.例文帳に追加

入力端子は、スキャンテスト時に外部の接続が開放される。 - 特許庁

To provide a semiconductor device that facilitates an external loop-back test.例文帳に追加

外部ループバックテストが容易な半導体装置を提供する。 - 特許庁

To provide a test circuit and a test method of a semiconductor integrated circuit, by which macro and the like of a test object can be tested without adding an external connection pin for a test which is necessary for a test.例文帳に追加

テスト時に必要となるテスト用の外部接続ピンを追加することなく、テスト対象のマクロ等をテストすることができる半導体集積回路のテスト回路およびテスト方法を提供する。 - 特許庁

This self-test circuit responds to an external test activating signal WBIZ and activated, generates a test operation command WBI-CMD, generates a test address WBI-ADD, and generates a test data WBI-DATA.例文帳に追加

この自己試験回路は、外部からの試験活性化信号WBIZに応答して活性化し、試験動作コマンドWBI-CMDを発生し、試験アドレスWBI-ADDを発生し、試験データWBI-DATAを発生する。 - 特許庁

A test timing information converting part 8 converts the test timing information of the external pin without signal variation which is detected by the setting part 2 into test timing information of the external pin of other function pattern.例文帳に追加

テストタイミング情報変換部８は、信号変化有無設定部２によって検出された信号変化のない外部ピンのテストタイミング情報を、別のファンクションパターンの当該外部ピンのテストタイミング情報に変換する。 - 特許庁

An operation test is performed by an external test device 1, a BIST 4 formed in a chip 2, and a BOST 3 arranged between the external test device 1 and the chip 2.例文帳に追加

外部試験装置１と、チップ２内に形成されるＢＩＳＴ４と、外部試験装置１とチップ２との間に介在されるＢＯＳＴ３とでチップ２の動作試験が行われる。 - 特許庁

A pattern select circuit selects an internal test pattern output from the pattern generating circuit in a first test mode, and selects an external test pattern supplied through a test terminal in a second test mode to output the selected test pattern to the memory chip.例文帳に追加

パターン選択回路は、第１試験モード時に、パターン発生回路から出力される内部試験パターンを選択し、第２試験モード時に、試験端子を介して供給される外部試験パターンを選択し、選択した試験パターンをメモリチップに出力する。 - 特許庁

The memory access circuit is provided with a test data generation circuit for generating test data and a memory access test control circuit for outputting a memory write test start signal in response to an external synchronizing signal.例文帳に追加

メモリアクセス回路は、テストデータを生成するテストデータ生成回路と、外部同期信号に応答してメモリ書き込みテストスタート信号を出力するメモリアクセステスト制御回路とを具備する構成である。 - 特許庁