「external test」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To realize a memory test circuit capable of changing test contents by adding necessary minimum external terminals for a test and a circuit.例文帳に追加

必要最低限のテスト用外部端子と回路追加により、テスト内容が変更可能なメモリのテスト回路を実現する。 - 特許庁

EXTERNAL TEST AUXILIARY DEVICE USED FOR TEST OF SEMICONDUCTOR DEVICE AND TEST METHOD OF SEMICONDUCTOR DEVICE USING THE AUXILIARY DEVICE例文帳に追加

半導体装置の試験に用いる外部試験補助装置およびその装置を用いた半導体装置の試験方法 - 特許庁

The input terminals are released from external connections in scan test.例文帳に追加

入力端子は、スキャンテスト時に外部の接続が開放される。 - 特許庁

EXTERNAL TEST CIRCUIT FOR SEMICONDUCTOR INTEGRATED CIRCUIT AND ITS TESTING METHOD例文帳に追加

半導体集積回路の外付けテスト回路及びそのテスト方法 - 特許庁

An operation test is performed by an external test device 1, a BIST 4 formed in a chip 2, and a BOST 3 arranged between the external test device 1 and the chip 2.例文帳に追加

外部試験装置１と、チップ２内に形成されるＢＩＳＴ４と、外部試験装置１とチップ２との間に介在されるＢＯＳＴ３とでチップ２の動作試験が行われる。 - 特許庁

To provide a test circuit and a test method of a semiconductor integrated circuit, by which macro and the like of a test object can be tested without adding an external connection pin for a test which is necessary for a test.例文帳に追加

テスト時に必要となるテスト用の外部接続ピンを追加することなく、テスト対象のマクロ等をテストすることができる半導体集積回路のテスト回路およびテスト方法を提供する。 - 特許庁

To reduce the number of external terminals of semiconductor integrated circuit required to implement self-test by a self-test circuit.例文帳に追加

自己テスト回路が自己テストを行う上で必要な半導体集積回路の外部端子の数を削減すること。 - 特許庁

Hereby, the external shape of the test lens 20 can be measured accurately.例文帳に追加

したがって、被検レンズ２０の外形形状の測定が精度良く行える。 - 特許庁

To correctly measure an access time of a memory macro by using an external test terminal.例文帳に追加

外部テスト端子を用いてメモリマクロのアクセスタイムを正確に測定する。 - 特許庁

COMPUTER SYSTEM, INTERFACE CIRCUIT, EXTERNAL DEVICE, AND TEST METHOD OF INTERFACE CIRCUIT例文帳に追加

コンピュータシステム、インターフェース回路、外部装置およびインターフェース回路のテスト方法 - 特許庁

To set a test mode with a minimum circuit scale without providing an external input terminal exclusively used for test mode setting, even if test modes are increased.例文帳に追加

テストモードが増加しても、テストモード設定に専用の外部入力端子を設けることなく、最小の回路規模でテストモードの設定を可能にする。 - 特許庁

A pattern select circuit selects an internal test pattern output from the pattern generating circuit in a first test mode, and selects an external test pattern supplied through a test terminal in a second test mode to output the selected test pattern to the memory chip.例文帳に追加

パターン選択回路は、第１試験モード時に、パターン発生回路から出力される内部試験パターンを選択し、第２試験モード時に、試験端子を介して供給される外部試験パターンを選択し、選択した試験パターンをメモリチップに出力する。 - 特許庁

A test pixel section 310 is formed in a serial circuit of an external amplifier transistor 312 and a pixel selection transistor 314 for test.例文帳に追加

テスト画素部３１０は、画素外アンプトランジスタ３１２とテスト用画素選択トランジスタ３１４の直列回路にする。 - 特許庁

A wiring 44 to electrically connect the bump 45 to an external test device is formed.例文帳に追加

バンプを外部試験装置に電気的接続を行う配線４４を形成する。 - 特許庁

Additionally, in the burn-in test, the external supply voltage is supplied from an external pad PAD1, where the external supply voltage is lower than the external supply voltage VDDH and is higher than the internal voltage VDD1.例文帳に追加

また、バーンイン試験時に、外部パッドＰＡＤ１から外部電源電圧ＶＤＤＨよりも低く内部電圧ＶＤＤ１よりも高い外部電源電圧を供給する。 - 特許庁

A semiconductor integrated circuit 1 of the invention includes: the external terminal 11; the functional block 14a for receiving the signal from the external terminal 11 during a test operation; a CPU register 12 for applying the signal to the functional block 14a during the test operation instead of the external terminal 11; and the functional block 14b for receiving the test signal from the external terminal 11 during the test operation.例文帳に追加

本発明に係る半導体集積回路１は、外部端子１１と、通常動作時に外部端子１１から信号を受ける機能ブロック１４ａと、テスト動作時に外部端子１１に代わり機能ブロック１４ａに信号を与えるＣＰＵレジスタ１２と、テスト動作時に外部端子１１からテスト信号を受ける機能ブロック１４ｂとを備える。 - 特許庁

The memory access circuit is provided with a test data generation circuit for generating test data and a memory access test control circuit for outputting a memory write test start signal in response to an external synchronizing signal.例文帳に追加

メモリアクセス回路は、テストデータを生成するテストデータ生成回路と、外部同期信号に応答してメモリ書き込みテストスタート信号を出力するメモリアクセステスト制御回路とを具備する構成である。 - 特許庁

A semiconductor integrated circuit has a plurality of first pads for which an internal test circuit conducts an electric test and a plurality of second pads for which an external test device conducts an electric test.例文帳に追加

半導体集積回路は、内部試験回路により電気的試験が行われる複数の第１パッドと、外部の試験装置により電気的試験が行われる複数の第２パッドとを有する。 - 特許庁

A test timing information converting part 8 converts the test timing information of the external pin without signal variation which is detected by the setting part 2 into test timing information of the external pin of other function pattern.例文帳に追加

テストタイミング情報変換部８は、信号変化有無設定部２によって検出された信号変化のない外部ピンのテストタイミング情報を、別のファンクションパターンの当該外部ピンのテストタイミング情報に変換する。 - 特許庁

This device is a self-test circuit BIST incorporated in a memory device, responding to an external test activating signal, and activated.例文帳に追加

本発明は、メモリデバイス内に内蔵され、外部から試験活性化信号に応答して活性化する自己試験回路BISTである。 - 特許庁

To provide a test method which can switch multistage test states only by the use of a few external connection terminals.例文帳に追加

僅かの外部接続端子の使用だけで多段のテスト状態の切り換えができるテスト方法を提供することを目的とする。 - 特許庁

If a test interrupting order 62 is input when the test is performed by an external signal, the target value of the test force allowed to act on the testpiece is stored.例文帳に追加

外部信号により試験を行っている時、試験中断指令６２が入力されると、そのとき供試体に作用させる試験力の目標値を記憶する。 - 特許庁

A multiplying circuit 10 generates an internal test clock signal TST CLK2 made by multiplying an external test clock signal TST CLK inputted to the test pin terminal group TPG.例文帳に追加

逓倍回路１０は、テストピン端子群ＴＰＧに入力される外部テストクロック信号ＴＳＴ＿ＣＬＫを逓倍した内部テストクロック信号ＴＳＴ＿ＣＬＫ２を生成する。 - 特許庁

On the basis of the result of selecting the test mode, the test pattern is emitted from a pattern producing circuit 60 synchronously with the external clock exck, and the test for the semiconductor memory 20 is conducted.例文帳に追加

このテストモード選択結果に基づき、パターン生成回路６０から、外部クロックｅｘｃｋに同期してテストパターンが出力され、半導体メモリ２０のテストが行われる。 - 特許庁

The first test terminals are arranged in a pitch wider than that of the external circuit connection terminals.例文帳に追加

第１検査端子は、外部回路接続端子と比較して広いピッチで配置されている。 - 特許庁

Voltage supplied to the first external pad during a test is different from second voltage.例文帳に追加

テスト時に第１の外部パッドに供給される電圧は、第２の電圧とは異なる。 - 特許庁

When the result of the test for the external level is also normal , software migration is completed.例文帳に追加

外部レベルのテストの結果も異常無しであれば、ソフトウェアマイグレーションの完了となる。 - 特許庁

The layered body has, on a rear face thereof, a test external terminal PTest for external connection used in outputting a signal to the outside.例文帳に追加

積層体には、裏面に信号を外部へ出力する外部接続用のテスト外部端子ＰＴｅｓｔが設けられている。 - 特許庁

The layered body further includes a voltage transmitting route for electrically connecting the test terminal PT and the test external terminal PTest to each other.例文帳に追加

積層体には、テスト端子ＰＴとテスト外部端子ＰＴｅｓｔとを電気的に接続する電圧伝送経路を有している。 - 特許庁

To provide a method for an external appearance test of a semiconductor chip and a probing test in a state of a wafer.例文帳に追加

ウエハの状態で半導体チップの外観検査とプロービングテストを行う方法において、外観検査が適切に行われるようにする。 - 特許庁

An evaluation test apparatus comprises a plurality of first buffer amplifiers each applying a test load signal to each of a plurality of external terminals of a device (object to be tested) having the plurality of external terminals.例文帳に追加

評価試験装置は、複数の外付端子を有するデバイス（被試験体）の前記複数の外付端子それぞれに、試験負荷信号を印加する複数の第１のバッファアンプを備えている。 - 特許庁

The repeater 27 transmits the test data to an external communication terminal 25 by radio waves and the external communication terminal 25 sends the test data through a public telephone network 7 to an information service center 3.例文帳に追加

中継器２７は検査データを外部通信端末２５へ電波で送信し、外部通信端末２５は検査データを公衆電話網７を通じて情報サービスセンタ３へ送る。 - 特許庁

An external connecting pad 32 is connected electrically to an external pin 31 under the state of a package, and receives a test signal DQM applied to the external pin 31 under the state of the package.例文帳に追加

外部連結パッド32はパッケージ状態における外部ピン31と電気的に連結されるパッドであって、パッケージ状態で外部ピン31に印加されるテスト信号DQMを受信する。 - 特許庁

The memory chip packaged in the package is tested with the internal test pattern (the first test mode) generated in the logic chip or the external test pattern (the second test mode) supplied from the outside according to the mode select signal.例文帳に追加

パッケージに実装されたメモリチップは、モード選択信号に応じて、ロジックチップ内で発生する内部試験パターン（第１試験モード）または外部から供給される外部試験パターン（第２試験モード）を使用して試験される。 - 特許庁

To provide a switching system for a multichannel test that can properly calibrate external trigger input of an oscilloscope.例文帳に追加

オシロスコープの外部トリガ入力を適切に較正することのできる切替システムを提供する。 - 特許庁

To enable a direct-current test of an external terminal without taking the constitution of an LSI logic circuit into consideration.例文帳に追加

ＬＳＩの論理回路の構成を意識せずに外部端子の直流テストを可能とする。 - 特許庁

The system estimates the leakage current by analyzing variations in a control signal against an external test vector.例文帳に追加

外部からのテストベクタに対する制御信号の変化を解析して、リーク電流を見積もる。 - 特許庁

To cope with a narrow pitch in an external terminal, in an operation test for a semiconductor device.例文帳に追加

半導体装置の動作テストにおいて外部端子の狭ピッチ化に対応させることができる。 - 特許庁

To provide a test circuit for a LCD driver and controller capable of measuring resistance of built-in bias resistors and preventing test failure caused by an external factor during a function test.例文帳に追加

内蔵バイアス抵抗のそれぞれの抵抗値を測定できると共に、ファンクションテストの際に、外部要因によるテスト不良を防ぐことのできるＬＣＤドライバ／コントローラのテスト回路を提供する。 - 特許庁

To provide a maintenance testing device for a guiding indicator panel that is provided with a maintenance test function which performs a test without undergoing the restriction of an external system and which is for quickly performing a confirmation test after a failure.例文帳に追加

外部システムの制約を受けずに試験を行え、故障後の確認試験を迅速に行うための保守試験機能を備えた案内表示盤の保守試験装置を提供する。 - 特許庁

A low-speed test pattern generated by an external low-speed LSI tester is input to be transmitted to an inner circuit by converting the input low-speed test pattern to a high-speed test pattern.例文帳に追加

外部の低速ＬＳＩテスタから発生された低速のテストパターンを入力し、この入力した低速のテストパターンを高速のテストパターンに変換して内部回路に与える。 - 特許庁

After performing wafer level burn-in, a WLBI mode is released, test data is read out from a memory core 2 by an external tester via a pin 10 under a test mode, and test data is compared with an expected value.例文帳に追加

ウェハレベルバーンインの実行後に、ＷＬＢＩモードを解除し、テストモード下で、ピン１０を介して、外部テスタがメモリコア２からテストデータを読み出し、テストデータと期待値とを比較する。 - 特許庁

The obtained magnetic data are analyzed in comparison with the result of the material test, thus the detailed internal changes of the test piece TP when the external force for the material test is applied can be grasped.例文帳に追加

得られた磁気データを材料試験の結果とも対比して分析することにより、材料試験のための外力印加に伴う試験片ＴＰの細部の内的変化が把握できる。 - 特許庁

To provide a semiconductor device that allows the performance test of a ZQ calibration circuit without preparing an external resistive element for the performance test.例文帳に追加

動作試験用の外部抵抗素子を用意することなくＺＱキャリブレーション回路の動作試験を行える半導体装置を提供する。 - 特許庁

The read circuit 110 allows an external device (e.g. a memory tester) to supply test clock pulses to an input of the digital counter during the test mode.例文帳に追加

該読み出し回路110は、テストモード中に外部装置（例えばメモリテスタ）がディジタルカウンタの入力にテストクロックパルスを供給することを可能にする。 - 特許庁