flop gateとは 意味・読み方・使い方

The output A of the AND gate 54 and the output B of the AND gate 55 are inputted to an RS flip flop 56.例文帳に追加

ＡＮＤゲート５４の出力Ａ、ＡＮＤゲート５５の出力ＢはＲＳフリップフロップ５６に入力される。 - 特許庁

This sequential circuit (flip-flop) is constituted of a master side flip-flop comprising an inverter 2 and a clocked inverter 3, a slave side flip-flop comprising NAND gates 5 and 12 and a transfer gate 11, a transfer gate 4 connecting them and a transfer gate 1 on the input side.例文帳に追加

この順序回路（フリップフロップ）は、インバータ２、クロックドインバータ３によって構成されるマスタ側フリップフロップと、ナンドゲート５、１２およびトランスファゲート１１によって構成されるスレーブ側フリップフロップと、それらを接続するトランスファゲートチ４および入力側のトランスファゲート１とから構成される。 - 特許庁

An AND gate 55 conducts the AND operation of the inverted output *Q1 of the first delay flip flop 51 and the inverted output *Q2 of the second delay flip flop 52.例文帳に追加

５５は第１の遅延フリップフロップ５１の反転出力＊Ｑ１と第２の遅延フリップフロップ５２の反転出力＊Ｑ２との論理積演算を行なうＡＮＤゲートである。 - 特許庁

In addition, the AD converter measuring circuit has an accuracy correction circuit 401 consisting of a flip-flop 402 for shifting a signal of the comparison result and an AND gate 404 for receiving the comparison result and an output of the flip-flop 402.例文帳に追加

さらに、比較結果の信号をシフトするフリップフロップ４０２と、比較結果およびフリップフロップ４０２の出力を入力とするＡＮＤゲート４０４で構成した精度補正回路４０１を有する。 - 特許庁

An AND gate 54 conducts the AND operation of the output Q1 of the first delay flip flop 51 and the output Q2 of the second delay flip flop 52.例文帳に追加

５４は第１の遅延フリップフロップ５１の出力Ｑ１と第２の遅延フリップフロップ５２の出力Ｑ２との論理積演算を行なうＡＮＤゲートである。 - 特許庁

This static clock pulse oscillator includes plural stages, each of which includes a reset-set flip flop 3 and a gate circuit 4.例文帳に追加

スタティッククロックパルス発振器は複数の段を含み、各段がリセット−セットフリップフロップおよびゲート回路を含む。 - 特許庁

FLIP FLOP HAVING INVERTER FEEDBACK STRUCTURE WITH GATE HAVING PRESET/CLEAR LOGIC INSIDE例文帳に追加

プリセット／クリアの論理が内蔵されているゲート付きインバータ・フィードバック構造を有するフリップフロップ - 特許庁

INPUT LOGIC GATE CIRCUIT, LATCH CIRCUIT, FLIP-FLOP CIRCUIT, FREQUENCY DIVIDING CIRCUIT AND PORTABLE TERMINAL PROVIDED WITH THEM例文帳に追加

入力論理ゲート回路、ラッチ回路、フリップフロップ回路、分周回路、及びそれらを備えた携帯端末 - 特許庁