flyback lineとは 意味・読み方・使い方

Each buffer receives a flyback compensation signal generated from the other of the pre-drivers and the buffer using the flyback compensation signal is in operation to cancel a flyback voltage effect induced in the buffer by a line driver signal applied to the primary coil.例文帳に追加

各バッファは該プレドライバのうちの他方の１つから発生されたフライバック補償信号を受取り、該バッファは該フライバック補償信号を使用して他方のバッファによって一次コイルへ印加されたラインドライバ信号によってそのバッファ内に誘起されるフライバック電圧効果を相殺すべく動作する。 - 特許庁

To provide an inspection method for a circuit board for preventing an advance a flyback transformer mounted on the circuit board from producing a high voltage in an inspection process in a factory production line.例文帳に追加

工場の生産ラインでの検査工程において、回路基板に実装されたフライバックトランスからの高圧の発生を事前に防止し得るようにする。 - 特許庁

The driving circuit selects the plurality of scanning lines included in each divided display unit sequentially from the first scanning line, supplies a data signal to the data signal lines and, after selecting the last scanning line, repeats these operations after a flyback period.例文帳に追加

駆動回路は、各分割表示部に含まれる複数の走査線を１番目の走査線から順に選択するとともにデータ信号線にデータ信号を供給し、最後の走査線を選択した後には帰線期間を経てこれらの操作を繰り返す。 - 特許庁

Also, a flyback line of the common mode filter provided with a common mode transformer in which an inductance ratio between the primary and secondary sides is 1:N (N is one or more) is connected to an EMI filter or a neutral point of the power converter.例文帳に追加

また、一次側と二次側のインダクタンス比が１対Ｎ（Ｎは１以上）であるコモンモードトランスを備えたコモンモードフィルタの帰線をＥＭＩフィルタもしくは電力変換装置の中性点と接続したものである。 - 特許庁

In a picture non-display period (flyback line period, blanking period), after a low voltage, for example, a GRD voltage is applied to an anode electrode for a short time, the anode electrode is made to be in a floating state as shown in the figure of an output voltage C (anode voltage).例文帳に追加

出力電圧Ｃ（アノード電圧）に示すように、画像非表示期間（帰線期間、ブランキング期間）において、アノード電極に低電圧、例えば、ＧＮＤ電圧を短時間印加した後、アノード電極をフローティング状態にする。 - 特許庁

A Zener diode ZD 1 is provided between a circuit for connecting the ACL input terminal 2a of the chroma IC2 and the ACL output terminal 3a of the flyback transformer 3 and a power line 7 for supplying operating voltage to the chroma IC2.例文帳に追加

クロマＩＣ２のＡＣＬ入力端子２ａ及びフライバックトランス３のＡＣＬ出力端子３ａを接続する回路とクロマＩＣ２に動作電圧を供給する電源ライン７との間にツエナーダイオードＺＤ１を設ける。 - 特許庁

The series resonant circuit is designed matching a ringing frequency when the flyback PFC converter is at full load, thereby reducing the peak value of ringing to enhance reduction in the virtual withstand pressure of an FET, noise terminal voltage, load regulation and line regulation.例文帳に追加

直列共振回路をフライバックＰＦＣ・コンバーター全負荷時のリンギング周波数に合わせて設計する事でリンギングの波高値を低下させ、ＦＥＴの見かけ耐圧の低下改善、雑音端子電圧の改善、ロード・レギュレーション、ライン・レギュレーションの改善を実現する。 - 特許庁