full multiplierとは 意味・読み方・使い方

To elevate positioning accuracy between an electron multiplier part and a photoelectric surface installed on the inside surface of a stem to obtain prescribed property, and to enhance seating property of the electron multiplier part, dimension accuracy of the full length of a photoelectron multiplier tube, and mounting property at the time of surface mounting of the photoelectric multiplier tube.例文帳に追加

ステムの内側の面に対して設置される電子増倍部と光電面との間の位置精度を高めて所定の特性を得ると共に、電子増倍部の着座性、光電子増倍管全長の寸法精度、光電子増倍管を表面実装する際の取付性を高める。 - 特許庁

To elevate positioning accuracy between an electron multiplier part and a photoelectric surface installed at the inner face of a stem in order to obtain prescribed property, and to enhance seating property of the electron multiplier part, or elevate dimensional accuracy of the full length of a photomultiplier tube and mounting property at the time of surface mounting the photoelectron multiplier tube.例文帳に追加

ステム内側の面に設置される電子増倍部と光電面の間の位置精度を高めて所定の特性を得ると共に電子増倍部の着座性を高め、又は、光電子増倍管全長の寸法精度及び光電子増倍管を表面実装する際の取付性を高める。 - 特許庁

When an m-bit multiplicand X and an n-bit (m≥n) multiplier Y which are shown by two's complements are multiplied, the multiplier Y is outputted one bit by one bit in order from the least significant bit y0 of the multiplier Y to an AND gate 12 according to clock signal CLK to control input of the multiplicand X to an input terminal A of a full adder 13.例文帳に追加

それぞれ２の補数で表示されたｍビットの被乗数Ｘとｎビット（但し、ｍ≧ｎ）の乗数Ｙを乗算するときに、クロック信号ＣＬＫに従って乗数Ｙの最下位ビットｙ０から順に１ビットずつＡＮＤゲート１２に出力し、被乗数Ｘの全加算器１３の入力端子Ａへの入力を制御する。 - 特許庁

A multiplier 22 multiplies a current signal of an Iy generator 16 by a voltage signal from a Vx generator 18, which corresponds to a divided voltage value of an output voltage of a full wave rectifier.例文帳に追加

乗算器２２は、Ｉｙ生成器１６の電流信号と、全波整流器の出力電圧の分圧値に対応するＶｘ生成器１８からの電圧信号を乗算している。 - 特許庁

Counters 12 and 13 count signals A and B output from a pair of ring oscillators 9_1 and 10_1, and a difference operation part 14 outputs the inversion signal of the signal B to a multiplier 16 when one of the counters enters a count-full state, and outputs the inversion signal of the signal A when the signal A is smaller than the signal B.例文帳に追加

ペアとなるリングオシレータ９_1，１０_1から出力される信号Ａ，Ｂをカウンタ１２，１３によってカウントし、いずれかのカウンタがカウントフルとなると、差分演算部１４は、信号Ａが信号Ｂよりも大きいと信号Ｂの反転信号を乗算器１６に出力し、信号Ａが信号Ｂよりも小さいと、信号Ａの反転信号を出力する。 - 特許庁

In a mutiplier for performing the addition of the inputted partial products of multiplicand and multiplier factor by passing through a plurality of full adders 6 arranged in line and column directions, and outputting the product, an intermediate resistor 9 for temporarily holding the inputted digital signal and outputting the held digital signal when inputting a prescribed load signal is provided in the middle of the operation route of all the adders 6.例文帳に追加

行および列方向に配列された複数の全加算器６…を経由させることによって、入力される被乗数および乗数の部分積の加算を行い、積を出力する乗算器において、上記全加算器６…の演算経路の途中に、入力されるデジタル信号を一時的に保持するとともに、所定のロード信号が入力されると、保持しているデジタル信号を出力する中間レジスタ９を設ける。 - 特許庁