gold drainとは 意味・読み方・使い方

A substrate is doped being inclined by 30-60° with respect to a direction of irradiation to form a self-aligned impurity region (Lov) of low concentration that overlaps a gate electrode, and thus to form a TFT having a GOLD (gate-drain overlapped lightly doped drain) structure.例文帳に追加

本発明は、基板を照射方向に対して３０°〜６０°傾けてドーピングを行い、ゲート電極と重なる低濃度不純物領域（Ｌｏｖ）を自己整合的に形成してＧＯＬＤ構造を備えたＴＦＴを作製することを特徴とする。 - 特許庁

A thin film transistor T2 comprising a gate electrode 6a, a source region 45, a drain region 46, GOLD regions 41 and 42, and a channel region 40 is formed in a region R2.例文帳に追加

領域Ｒ２に、ゲート電極６ａ、ソース領域４５、ドレイン領域４６、ＧＯＬＤ領域４１，４２およびチャネル領域４０を含む薄膜トランジスタＴ２が形成されている。 - 特許庁

In manufacturing the TFT, after forming a TFT having an LDD(lightly doped drain) region, a part of a gate electrode is etched to form the TFT with a gate overlapped lightly doped(GOLD) region.例文帳に追加

ＴＦＴの作製において、ＬＤＤ領域を有するＴＦＴを形成した後で、ゲート電極の一部をエッチングすることにより、ＧＯＬＤ領域を有するＴＦＴを形成する。 - 特許庁

A thin film transistor T1 comprising a gate electrode 6a, a source region 45, a drain region 46, GOLD regions 41 and 42, and a channel region 40 is formed in a region R1 of a TFT array substrate.例文帳に追加

ＴＦＴアレイ基板では、領域Ｒ１に、ゲート電極６ａ、ソース領域４５、ドレイン領域４６、ＧＯＬＤ領域４１，４２およびチャネル領域４０を含む薄膜トランジスタＴ１が形成されている。 - 特許庁

A thin-film transistor 30 on an element substrate 10 has: a bottom gate structure; and a GOLD structure including a channel region 1g, a lightly-doped source region 1b, a lightly-doped drain region 1c, a heavily-doped source region 1d and a heavily-doped drain region 1e in an island-like semiconductor film 1a formed of a polysilicon film.例文帳に追加

素子基板１０上の薄膜トランジスター３０は、ボトムゲート構造を備え、かつ、ポリシリコン膜からなる島状半導体膜１ａにチャネル領域１ｇ、低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ、高濃度ドレイン領域１ｅを備えたＧＯＬＤ構造を備えている。 - 特許庁

A large number of holes 24 are made by etching in the central part of a transistor of a passivation film 22 on the drain electrode D and the source electrode S of an output transistor formed with an ordinary thickness by LSI fabrication process and a highly conductive metal film 25 of gold or aluminum is deposited on the entire surface thereof.例文帳に追加

ＬＳＩ製造工程で通常の薄さに作成された出力トランジスタのドレインの電極Ｄとソースの電極Ｓの上のパシベーション膜２２のトランジスタの中央部位置にエッチングにより多数の孔２４を設ける。 - 特許庁