latchup currentとは 意味・読み方・使い方

When the latchup event occurs, with attendant increase in current drawn by the fingerprint sensor circuitry, the heartbeat signal terminates and an interrupt is subsequently triggered to start a latchup recovery routine.例文帳に追加

ラッチアップイベントが発生すると、それに付随して指紋センサー回路によって引出される電流が増加し、心拍信号が終了し且つその後にインタラプトがトリガされてラッチアップ回復ルーチンが開始される。 - 特許庁

To provide an electronic circuit which has a function to protect an IC element from excessive current due to latchup.例文帳に追加

、ラッチアップに起因する過大電流からＩＣ素子を保護する機能を有した電子回路を提供する。 - 特許庁

To enable drive with high breakdown voltage with a large current, increasing latchup resistance and decrease on-resistance per unit area in an IGBT.例文帳に追加

ＩＧＢＴにおいて、高耐圧で、大電流での駆動を可能とし、ラッチアップ耐量を高くし、単位面積あたりのオン抵抗を低くすること。 - 特許庁

In accordance with this, the maximum value of peak current at the time of supply of the power supply voltage VCC is reduced and the latchup based on the peak current can be prevented.例文帳に追加

これに伴い、電源電圧ＶＣＣ供給時におけるピーク電流の最大値が低減され、ピーク電流に基づくラッチアップを防止することができる。 - 特許庁

To provide a horizontal IGBT wherein the withstand voltage and driving current are equal to or higher than those in the conventional model, latchup resistance is increased, and turn-on resistance per unit area is lowered.例文帳に追加

横型ＩＧＢＴにおいて、従来と同等以上の耐圧と駆動電流を有し、かつラッチアップ耐量を高くし、さらに単位面積あたりのオン抵抗を低くすること。 - 特許庁

To restrain latchup of an active element and to provide an integrated circuit, wherein characteristics of an inductor are improved by restraining generation of eddy current in an integrated circuit having an active element such as a CMOS and an inductor, and to provide its manufacturing method.例文帳に追加

ＣＭＯＳ等の能動素子及びインダクタを備えた集積回路において、能動素子のラッチアップを抑制すると共に、うず電流の発生を抑制してインダクタの特性の向上を図った集積回路及びその製造方法を提供する。 - 特許庁

The ESD protection circuit 8 of the configuration efficiently protects a circuit to be protected by absorbing current noise, when the circuit to be protected is operated by the transistor 12, including the DMOS to prevent malfunctions due to latchup of the current noise and operating the IGBT (the transistor 13) of high-current absorption capacity by the thyristor effect with respect to a larger current during ESD.例文帳に追加

この構成のＥＳＤ保護回路８は、被保護回路動作時の電流ノイズに対しては、ＤＭＯＳからなるトランジスタ１２によって該電流ノイズを吸収させて、ラッチアップによる誤動作を防止し、より大きなＥＳＤ時の電流に対してはサイリスタ効果により電流吸収能力の高いＩＧＢＴ（トランジスタ１３）を並列動作させることで効率よく、被保護回路を保護する。 - 特許庁