low level selectorとは 意味・読み方・使い方

A low level voltage is fed to the terminals test1, test2 normally and a high level voltage is applied to the terminals test1, test2 when a function of the selector is tested.例文帳に追加

ｔｅｓｔ1 ，ｔｅｓｔ2 には、通常時にはローレベル電圧が、セレクタの機能試験時にはハイレベル電圧が印加される。 - 特許庁

A selector 31 of a clock gate circuit GC passes a clock signal when an enable signal EN has a high level and passes the output signal of a toggle flip-flop 21 when the enable signal EN has a low level.例文帳に追加

クロックゲート回路ＧＣにおけるセレクタ３１はイネーブル信号ＥＮがハイレベルのときクロック信号を通過させ、イネーブル信号ＥＮがローレベルのときトグルフリップフロップ２１の出力信号を通過させる。 - 特許庁

In the macro MACRO2, a selection signal of a selector SEL1 turns to a low level, an enable signal of a three-state buffer TR1 becomes active, and an output of the macro MACRO1 is outputted to an output test bus BUSO through the selector SEL1 and the three-state buffer TR1.例文帳に追加

マクロＭＡＣＲＯ２ではセレクターＳＥＬ１の選択信号がロウレベル、スリーステートバッファＴＲ１のイネーブル信号がアクティブとなり、マクロＭＡＣＲＯ１の出力はセレクターＳＥＬ１とスリーステートバッファＴＲ１を経由して出力テストバスＢＵＳＯに出力される。 - 特許庁

When other key is pressed and the analog voltage value is below the threshold, the buffer 11 outputs a low level by way of the selector 13 and turns the CPU 17 into an operation mode.例文帳に追加

他のキーが押され、前記アナログ電圧値が前記しきい値未満の場合、バッファ１１はローレベルをセレクタ１３を介して出力し、ＣＰＵ７を動作モードにさせる。 - 特許庁

When an address by which an ASIC 3 is accessed is inputted, a low level clock select signal S is outputted to the frequency divider 12, the clock selector 13, and the bus control state machine 14.例文帳に追加

ＡＳＩＣ３がアクセスされるアドレスでは、ローレベルのクロックセレクト信号Ｓが、分周器１２、クロックセレクタ１３、バス制御ステートマシン１４に出力される。 - 特許庁

When a PCI card 20 is inserted into the card slot of the motherboard 10, a controller provided in the PCI card 20 selectively controls the resistance of a resistance selector 22 to control the voltage of a PRSNT pin 31 so as to be at an active low level so that the motherboard 10 can detects the card.例文帳に追加

マザーボード１０のカードスロットに、ＰＣＩカード２０が実装されると、ＰＣＩカード２０に設けられたコントローラ２１が、抵抗セレクタ２２の抵抗を選択制御して、ＰＲＳＮＴピン３１の電圧を、マザーボード１０でカード検知が可能なアクティブロウレベルとなるように制御する。 - 特許庁

When the analog voltage value is smaller than a threshold, a low level signal from an AND circuit 19 is supplied via the selector 21 to an interrupt control means 29, so that a constitution is such that a standby mode cancel request signal is generated and the CPU 27 to restore into the active state.例文帳に追加

そして、アナログ電圧値がしきい値未満の場合、セレクタ２１を介して、ＡＮＤ回路１９からのローレベルの信号を割り込み制御手段２９に供給し、待機モード解除要求信号を発生させて、ＣＰＵ２７を動作状態へと復帰させる構成となっている。 - 特許庁