master clock frequencyとは 意味・読み方・使い方

At this time, a master clock MCK can be generated with arbitrary frequency by a PLL.例文帳に追加

その際、マスタークロックＭＣＫをＰＬＬにより任意の周波数で生成可能とする。 - 特許庁

A crystal-precision master clock CLK_M is generated at a synk side, and CTSr is generated and transmitted to a source side by the master clock CLK_M, a TMDS clock received from the source side and a frequency dividing ratio value N.例文帳に追加

シンク側にてクリスタル精度のマスタークロックCLK_Mを生成し、このマスタークロックCLK_Mとソース側から受け取ったTMDSクロック及び分周比値Ｎにより、ＣＴＳｒを生成し、ソース側に送信する。 - 特許庁

The data reception device transmits clock information for changing the frequency of the transmitter master clock to change the frequency of the master clock of the data transmission device and generates a receiver master clock synchronized with a digital data clock received from the data transmission device in response to reception of an instruction signal for switching an operation clock mode, from the data transmission device and is operated on the basis of the receiver master clock.例文帳に追加

データ受信装置は、送信装置マスタークロックの周波数を変更させるクロック情報を送信してデータ送信装置のマスタークロックの周波数を変更させ、データ送信装置から動作クロックモードを切り換える指示信号を受信したときにデータ送信装置から受信したデジタルデータクロックに同期した受信装置マスタークロックを生成し、当該受信装置マスタークロックに基づいて動作する。 - 特許庁

When a receiving buffer amount of the receiving buffer of the master channel reaches a predetermined center value, a variable clock unit is set to a center frequency and actuated, and the clock frequency of the variable clock unit is controlled and clock synchronized with the clock master side so that the receiving buffer amount after the actuation becomes stable at the center value.例文帳に追加

マスタチャネルの受信バッファに蓄積された受信バッファ量が所定のセンタ値に達した際に可変クロック部を中心周波数に設定して起動、起動後に受信バッファ量がセンタ値に安定するように可変クロック部のクロック周波数を制御して、クロックマスタ側にクロック同期させる。 - 特許庁

For instance, a 1st clock is an STC and has a frequency f1 of 27 MHz and a 2nd clock is an audio master clock and has a frequency f2 of 12.288 MHz.例文帳に追加

例えば、第１のクロックがＳＴＣであり、その周波数ｆ１が２７ＭＨｚであり、第２のクロックがオーディオマスタクロックであり、その周波数ｆ２が１２．２８８ＭＨｚであるとする。 - 特許庁

This allows counting of frequency in which the master clock signal MCK is "H" at rising time of test clock signal TCK.例文帳に追加

これにより、テストクロック信号ＴＣＫの立ち上がり時点でマスタクロック信号ＭＣＫが“Ｈ”である回数をカウントすることができる。 - 特許庁

For the horizontal transfer pulses ϕH generated by dividing the frequency of a master clock MCLK by (m), (n) system clocks SCLK1 to SCLKn generated by dividing the frequency of the master clock by (n) ((n) is an even natural number) are outputted delaying the phase by one cycle of the master clock.例文帳に追加

マスタークロックＭＣＬＫをｍ分周した水平転送パルスφＨに対して、マスタークロックをｎ（ｎは自然数かつ偶数）分周したｎ個のシステムクロックＳＣＬＫ１〜ＳＣＬＫｎを、各位相をマスタークロックの１周期ずつ遅延させて出力する。 - 特許庁

A clock selection part 70 supplies one of n pieces of clocks CK1 to CKn from a frequency-division clock generation part 60 as a master clock CKm1 to a DSP 20.例文帳に追加

クロック選択部７０は、分周クロック生成部６０からのｎ個のクロックＣＫ１〜ＣＫｎのうちの１つをマスタークロックＣＫｍ１としてＤＳＰ２０に供給する。 - 特許庁