「master clock frequency」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The data transmission device is operated by a transmitter master clock controlled by clock information transmitted from the data reception device and stops changing a frequency of the transmitter master clock, based on clock information the frequency of the transmitter master clock is shifted from a predetermined range and is operated by the transmitter master clock.例文帳に追加

データ送信装置は、データ受信装置から送信されるクロック情報で制御される送信装置マスタークロックとして動作し、送信装置マスタークロックの周波数が予め定めた範囲からはずれたときクロック情報に基づく送信装置マスタークロックの周波数の変更を中止し、当該送信装置マスタークロックで動作する。 - 特許庁

At first, a master clock MCK whose frequency is higher than that of a data transfer clock CL is inputted as the clock input of a shift register 5.例文帳に追加

先ず、シフトレジスタ５のクロック入力として、データ転送クロックＣＬよりも高周波とされるマスタークロックＭＣＫを入力する。 - 特許庁

At this time, a master clock MCK can be generated with arbitrary frequency by a PLL.例文帳に追加

その際、マスタークロックＭＣＫをＰＬＬにより任意の周波数で生成可能とする。 - 特許庁

A crystal-precision master clock CLK_M is generated at a synk side, and CTSr is generated and transmitted to a source side by the master clock CLK_M, a TMDS clock received from the source side and a frequency dividing ratio value N.例文帳に追加

シンク側にてクリスタル精度のマスタークロックCLK_Mを生成し、このマスタークロックCLK_Mとソース側から受け取ったTMDSクロック及び分周比値Ｎにより、ＣＴＳｒを生成し、ソース側に送信する。 - 特許庁

The data reception device transmits clock information for changing the frequency of the transmitter master clock to change the frequency of the master clock of the data transmission device and generates a receiver master clock synchronized with a digital data clock received from the data transmission device in response to reception of an instruction signal for switching an operation clock mode, from the data transmission device and is operated on the basis of the receiver master clock.例文帳に追加

データ受信装置は、送信装置マスタークロックの周波数を変更させるクロック情報を送信してデータ送信装置のマスタークロックの周波数を変更させ、データ送信装置から動作クロックモードを切り換える指示信号を受信したときにデータ送信装置から受信したデジタルデータクロックに同期した受信装置マスタークロックを生成し、当該受信装置マスタークロックに基づいて動作する。 - 特許庁

When a receiving buffer amount of the receiving buffer of the master channel reaches a predetermined center value, a variable clock unit is set to a center frequency and actuated, and the clock frequency of the variable clock unit is controlled and clock synchronized with the clock master side so that the receiving buffer amount after the actuation becomes stable at the center value.例文帳に追加

マスタチャネルの受信バッファに蓄積された受信バッファ量が所定のセンタ値に達した際に可変クロック部を中心周波数に設定して起動、起動後に受信バッファ量がセンタ値に安定するように可変クロック部のクロック周波数を制御して、クロックマスタ側にクロック同期させる。 - 特許庁

For instance, a 1st clock is an STC and has a frequency f1 of 27 MHz and a 2nd clock is an audio master clock and has a frequency f2 of 12.288 MHz.例文帳に追加

例えば、第１のクロックがＳＴＣであり、その周波数ｆ１が２７ＭＨｚであり、第２のクロックがオーディオマスタクロックであり、その周波数ｆ２が１２．２８８ＭＨｚであるとする。 - 特許庁

This allows counting of frequency in which the master clock signal MCK is "H" at rising time of test clock signal TCK.例文帳に追加

これにより、テストクロック信号ＴＣＫの立ち上がり時点でマスタクロック信号ＭＣＫが“Ｈ”である回数をカウントすることができる。 - 特許庁

For the horizontal transfer pulses ϕH generated by dividing the frequency of a master clock MCLK by (m), (n) system clocks SCLK1 to SCLKn generated by dividing the frequency of the master clock by (n) ((n) is an even natural number) are outputted delaying the phase by one cycle of the master clock.例文帳に追加

マスタークロックＭＣＬＫをｍ分周した水平転送パルスφＨに対して、マスタークロックをｎ（ｎは自然数かつ偶数）分周したｎ個のシステムクロックＳＣＬＫ１〜ＳＣＬＫｎを、各位相をマスタークロックの１周期ずつ遅延させて出力する。 - 特許庁

A clock selection part 70 supplies one of n pieces of clocks CK1 to CKn from a frequency-division clock generation part 60 as a master clock CKm1 to a DSP 20.例文帳に追加

クロック選択部７０は、分周クロック生成部６０からのｎ個のクロックＣＫ１〜ＣＫｎのうちの１つをマスタークロックＣＫｍ１としてＤＳＰ２０に供給する。 - 特許庁

A phase difference counter 1 counts a phase difference between an input clock extracted from transmission line data and a comparison clock outputted from a frequency divider 5 on the basis of a master clock.例文帳に追加

位相差カウンタ１は、伝送路データから抽出された入力クロックと分周器５から出力される比較クロックとの位相差をマスタークロックに基づきカウントする。 - 特許庁

The controller 18 is a digital circuit that operates based on a master clock with the same frequency as a switching frequency of the switching circuit 4.例文帳に追加

コントローラ１８は、スイッチング回路４のスイッチング周波数と同じ周波数のマスタクロックに基づいて動作するデジタル回路である。 - 特許庁

The clock signal generation part 10 generates the local clock signal Sfa while changing the operation frequency fa according to an instruction from the master circuit 22.例文帳に追加

クロック信号生成部１０は、マスター回路２２からの指示に応じて動作周波数ｆａを変えてローカルクロック信号Ｓｆａを生成する。 - 特許庁

Communication is performed by means of a virtual frequency hopping channel whose hopping sequence is determined according to a function of the master address, and whose phase is to a function of the master clock.例文帳に追加

通信は仮想周波数ホッピングチャネルによって行われ、ホッピングシーケンスはマスターアドレスに応じて決定され、位相はマスタークロックに応じて決定される。 - 特許庁

At the time of changing the operating clock frequency, a frequency change judging device 71 notify a bus arbiter 51 of the bus use inhibition of all master devices 11 and 21.例文帳に追加

周波数変更判断装置７１はバスアービタ５１に対して、動作クロック周波数の変更時に全マスタデバイス１１，２１のバス使用禁止を通知する。 - 特許庁

Furthermore, by arranging this automatic frequency correction device 118 and using a master clock 119 corrected in the frequency error, satisfactory reception characteristics are obtained.例文帳に追加

更に、自動周波数補正装置１１８を配置して周波数誤差を補正したマスタクロック１１９を用いることで、良好な受信特性を得ることができる。 - 特許庁

To correct an error in accordance with fluctuation of a clock frequency of a clock oscillator built in a microcomputer to be adopted for multiplex communication equipment of single master system by a LIN protocol, even when the clock frequency may shift from a specified value caused by the clock oscillator.例文帳に追加

ＬＩＮプロトコルによるシングルマスタ方式の多重通信装置に採用するマイコンに内蔵のクロック発振子が要因となり、そのクロック周波数が規定値からずれる場合があっても、このクロック周波数の変動に伴う誤差を補正が可能となるようにする。 - 特許庁

In the timing generator circuit which is formed on the insulating substrate and generates output pulses SRFFiout to SRFFnout of different frequencies based on the master clock MCK, at first, a clock generation part 11 generates an operation clock operating on a frequency slower than the master clock MCK.例文帳に追加

絶縁基板上に形成され、マスタークロックＭＣＫに基づいて周波数が異なる出力パルスＳＲＦＦ１ｏｕｔ〜ＳＲＦＦｎｏｕｔを発生するタイミング発生回路において、先ず、クロック生成部１１でマスタークロックＭＣＫよりも遅い周波数の動作クロックを生成する。 - 特許庁

Also, in the second transmitter, a pixel clock is generated from a second video master clock generated from the frequency signals of the exclusive crystal oscillator and transmitted to external equipment.例文帳に追加

また、第２のトランスミッタにて、専用の水晶発振器の周波数信号から生成された第２のビデオ用のマスタークロックからピクセルクロックを生成し、外部の機器に伝送する。 - 特許庁

A PLL section 22 of a slave wireless communication terminal 2 recovers a clock with the same frequency as that of a transmission clock 11 from a master wireless communication terminal 1 and transmits transmission data to the master wireless communication terminal 1, synchronously with a clock recovered by the PLL section 22.例文帳に追加

スレーブ無線通信端末２では、ＰＬＬ部２２によりマスタ無線通信端末１の送信クロック１１と同一周波数のクロックを再生し、送信データをＰＬＬ部２２により再生されたクロックに同期させてマスタ無線通信端末１に送信する。 - 特許庁

This system 1 comprises the slave circuits 30 and 40 operating at a variable operation frequency fa, the master circuit 22 operating at a reference frequency f0, and a clock signal generation part 10 generating and supplying a reference clock signal Sf0 to the master circuit and generating and supplying a local clock signal Sfa to the slave circuit 30 and 40.例文帳に追加

このシステム１は、可変の動作周波数ｆａで動作するスレーブ回路３０，４０と、基準周波数ｆ０で動作するマスター回路２２と、基準クロック信号Ｓｆ０を生成してマスター回路に供給し、ローカルクロック信号Ｓｆａを生成してスレーブ回路３０，４０に供給するクロック信号生成部１０と、を備える。 - 特許庁

The legacy IP converter 12-2 set as the first clock slave performs clock synchronization by controlling a clock frequency of a variable clock unit so that a receiving buffer amount stored in a receiving buffer of a one specified channel of the legacy IP converter 12-1 set as a clock master becomes stable at a center value.例文帳に追加

第１クロックスレーブを設定したレガシーＩＰ変換器１２−２は、クロックマスタを設定したレガシーＩＰ変換器１２−１の特定１チャネルの受信バッファに蓄積された受信バッファ量をセンタ値に安定するように可変クロック部のクロック周波数を制御してクロック同期する。 - 特許庁

Thereby switching the clock frequency can be performed in both when one correction block demodulation is finished and when the correction process of one correction block using the master clock to be switched is finished.例文帳に追加

これにより、１訂正ブロック復調が終わった時と、切り換えられるマスタクロックを用いて１訂正ブロックの訂正処理が終わった時と、の両方でクロック周波数の切り換えができる。 - 特許庁

A master circuit 10 comprises a differential amplification circuit 10a for taking in an output of the frequency division circuit in response to a clock CK+ and a latch circuit 10b for holding an output of the differential amplification circuit during a clock period.例文帳に追加

マスター回路10は、クロックCK+に応答して分周回路の出力を取り込む差動増幅回路10aと、クロック周期の間差動増幅回路の出力を保持するラッチ回路10bとから成る。 - 特許庁

When a receiving buffer amount reaches a center value, a clock master synchronous control unit of a legacy IP converter 12-1 set as a clock master sets a variable clock unit at a fixed center frequency and actuates it to generate synchronous communication data from data stored in a receiving buffer, and transmits them to a legacy device 10-1.例文帳に追加

クロックマスタに設定されたレガシーＩＰ変換器１２−１のクロックマスタ同期制御部は、受信バッファ量がセンタ値に達した際に、可変クロック部を中心周波数に固定して起動させ、受信バッファの蓄積データから同期通信データを生成してレガシー機器１０−１に送信する。 - 特許庁

The clock signal generation part 10 generates and supplies slave operation signals reqen1 and acken1 including information of the operation frequency fa to the master circuit 22.例文帳に追加

また、クロック信号生成部１０は、動作周波数ｆａの情報を含むスレーブ動作信号ｒｅｑｅｎ１，ａｃｋｅｎ１を生成して、マスター回路２２に供給する。 - 特許庁

To solve the problem wherein an exposure time gets different because a shutter speed is varied corresponding to a change in clock frequency even while a line setting value etc are obtained from the same shutter gain volume through calculation, when a clock frequency which serves as the standard of the operation of a solid-state image sensor is varied with a frequency change in a master clock.例文帳に追加

マスタークロックの周波数の変更によって固体撮像素子の動作の基準となるクロックの周波数が変わると、同じシャッターゲイン量から計算して求めたライン設定値等でも、クロック周波数の変化に応じてシャッター速度が変化するため、露光時間が異なるものとなってしまう。 - 特許庁

To provide a wireless communication apparatus, its communication method and a wireless communication system employing the same, wherein a slave, which has become a dynamic master, communicates with other slaves while using the same frequency-hopping sequence and clock of its original master, saving the time for the dynamic master to transmit its own frequency- hopping sequence and clock to its slaves.例文帳に追加

ダイナミックマスターになったスレーブが元のマスターの周波数ホッピングシーケンスとクロックをそのまま使用しながらスレーブ等と通信することによって、ダイナミックマスターが自身の周波数ホッピングシーケンスとクロックをスレーブらに伝送する必要がなくなって時間が節約される無線通信機器及びその通信方法及びこれを適用した無線通信システムを提供する。 - 特許庁

In the digital phase-locked loop circuit, a second frequency divider 18 divides a predetermined master clock into 1/N stages according to first synchronizing control signals (c), (d) from a first phase comparator 10 and generates an output clock (g) having an M-fold frequency of a reference clock (a).例文帳に追加

このディジタル位相同期ループ回路において、第２の分周器１８は、第１の位相比較器１０からの第１の同期制御信号(c),(d)にしたがって所定のマスタ・クロックを１／Ｎに分周して基準クロック(a)のＭ倍の周波数を有する出力クロック(g)を生成する。 - 特許庁

Each slave apparatus 200 adjusts an input signal voltage of a clock generating section 206 in own apparatus, on the basis of the carrier adjustment signal Creg received from the master apparatus 100 so as to match an oscillated frequency fs of the main clock generating section 206 of its own apparatus with the oscillated frequency fm of a main clock generating section 102 of the master apparatus 100.例文帳に追加

各スレーブ装置２００は、マスタ装置１００から受信したキャリア調整信号Ｃｒｅｇに基づいて、自装置内のクロック生成部２０６の入力信号電圧を調整することにより、自装置内のメインクロック生成部２０６の発振周波数ｆｓをマスタ装置１００のメインクロック発生部１０２の発振周波数ｆｍと一致させる。 - 特許庁

To provide a dynamic D-type flip-flop circuit which is operated by a higher clock frequency, is able to transmit data stably and consists of a master part and a slave part.例文帳に追加

より高速なクロック周波数で動作し、安定にデータを伝送できる、マスター部とスレーブ部とから成るダイナミックＤ型フリップフロップ回路の提供。 - 特許庁

To solve the problem that sound breaks of audio data or noise occurs when a frequency of a master clock of a data transmission device is shifted from that of a data reception device.例文帳に追加

データ送信装置のマスタークロックの周波数とデータ受信装置のマスタークロックの周波数がずれるとオーディオデータの音途切れやノイズが発生する。 - 特許庁

A slave circuit 20 comprises a differential amplification circuit 20a for taking in an output of the master circuit in response to a clock CK- and a latch circuit 20b for holding an output of the differential amplification circuit 20a during a complementary clock period and outputs a signal resulting from dividing the frequency of the clock.例文帳に追加

スレーブ回路20はクロックCK-に応答してマスター回路の出力を取り込む差動増幅回路20aと、相補的なクロック周期の間差動増幅回路20aの出力を保持するラッチ回路20bとから成り、クロックを分周した信号を出力する。 - 特許庁

Even when a master clock supplied from an external clock circuit 15 has a single frequency, the optimum master clock is selected according to media which are automatically reproduced, so that a timing control signal needed for a data demodulating circuit 12 and a D/A converter 13 can be generated and supplied from a timing generator 22.例文帳に追加

外部クロック回路１５から供給されるマスタークロックが単一周波数であっても、自動的に再生されるメディアに応じて最適なマスタークロックを選択することで、タイミングジェネレータ２２からデータ復調回路１２とＤ／Ａコンバータ１３に必要なタイミング制御信号を生成して供給することができる。 - 特許庁

The clock master 101 transmits the packet for voice synchronization while spacing an interval (e.g., 24 hours) when the frequency deviation of a voice clock is larger than shake width of an arrival time of the packet for voice synchronization to the terminal 103.例文帳に追加

クロックマスタ１０１は、音声同期用パケットの端末１０３への到達時間のゆれ幅より音声クロックの周波数偏差が大きくなる時間間隔（例えば２４時間）を空けて音声同期用パケットを送信する。 - 特許庁

To provide a method and device for driving a liquid crystal display element, which are adaptive to variation in temperature in detail without increasing the frequency of a master clock, and a liquid crystal display device.例文帳に追加

マスタクロックの周波数を高めなくても温度変化にきめ細かく対応できる液晶表示素子の駆動方法、駆動装置及び液晶表示装置を得る。 - 特許庁

To provide an electron beam lithography apparatus to produce an information recording master disk by precisely setting up the clock frequency in a simple circuit.例文帳に追加

簡単な回路等により高精度でクロック周波数の設定を行うことにより、情報記録媒体の原盤を作成する電子ビーム描画装置を提供する。 - 特許庁

Thus, since a signal transmission distance per one clock cycle in the bus system 19 is shortened more than that when transmitted between the bus master 21 and the bus slave 22 by one clock cycle, the operating frequency of the bus system can be increased.例文帳に追加

これにより、該バス・システム１９における１クロック・サイクル当たりの信号伝送距離は、バス・マスタ２１−バス・スレーブ２２間を１クロック・サイクルで伝送させるときのものに比し、短縮されるので、バス・システムの動作周波数を増大できる。 - 特許庁

To provide a bus system capable of surely changing the operating clock frequency of a bus, neither utilizing any software nor using any leased signal line connecting all master devices.例文帳に追加

ソフトウエアを利用することなく、全マスタデバイス間を接続する専用信号線を使用することなく、確実にバスの動作クロック周波数を変更できるバスシステムを提供することにある。 - 特許庁

In the aligner equipped with a plurality of PWM motor drivers, PWM clock oscillators are not separately provided, an external or master/slave feed means is provided, and a means is provided which carries out PWM through a common clock or a clock where frequency is kept the same, but phase is set different for each driver.例文帳に追加

複数のＰＷＭ変調モータードライバーを有する露光装置において、ＰＷＭ変調用クロック発振器は個別に持たずに、外部あるいはマスタースレーブ供給手段を設け、共通クロックあるいは周波数は等しく位相がドライバーごとに異なるクロックによりＰＷＭ変調を行う手段を設ける。 - 特許庁

The synchronization compensation circuit 1-2 takes an operating state only during a time band of one period of the master clock centering about a point where level change of a frequency divided signal from the frequency divider 1-1 is predicted and takes a holding state during other time bands.例文帳に追加

同期補償回路１−２は、分周器１−１からの分周後信号のレベルが変位すると予想される点を中心とするマスタクロックの１周期分の時間帯にのみ動作状態となり、それ以外の時間帯は保持状態となる。 - 特許庁

In a sampling-rate-converter, the sampling frequency of the audio data of the base band supplied from a decoder is matched with the rate of a second audio master clock generated from the frequency signals of an exclusive crystal oscillator provided near a second transmitter.例文帳に追加

サンプリング・レート・コンバータにて、デコーダより供給されたベースバンドのオーディオデータのサンプリング周波数を、第２のトランスミッタの近傍に設けられた専用の水晶発振器の周波数信号から生成された第２のオーディオ用のマスタークロックのレートに合わせる。 - 特許庁

To solve a problem that if a timing generator circuit is formed on an insulating substrate with a TFT of which the element characteristic fluctuates considerably and the threshold Vth is high, it is difficult to operate a counter if the frequency of a master clock is high.例文帳に追加

絶縁基板上に素子特性のばらつきが大きく、閾値Ｖｔｈが高いＴＦＴでタイミング発生回路を形成した場合、マスタークロックの周波数が早いとカウンタの動作が厳しくなる。 - 特許庁

The buffer temporarily stores received packets, that are transmitted from the master node, monitors and outputs a buffer accumulation amount and outputs data using a reproduction clock frequency of the slave node.例文帳に追加

バッファは、マスターノードから送信されるパケットである受信パケットを一時的に保存する共にバッファ蓄積量を観測して出力し、スレーブノードの再生クロック周波数を用いてデータを読み出す。 - 特許庁

Each of nodes 12-24 (playing units) connected to a LAN network is provided with a storage section that stores synchronization capability information, Fs (sampling clock frequency) management capability information, and common master information or the like.例文帳に追加

ＬＡＮネットワークに接続される１２〜２４等の各ノード（演奏用機器）には、同期能力情報、Ｆｓ（サンプリングクロック周波数）管理能力情報、共通マスタ情報等を記憶する記憶部を設ける。 - 特許庁