memory mechanismsとは 意味・読み方・使い方

This manual page refers to the Linux implementation of the System V interprocess communication mechanisms: message queues, semaphore sets, and shared memory segments.発音を聞く 例文帳に追加

このマニュアル・ページは System V プロセス間通信機構の Linux における実装を説明する。 このプロセス間通信機構(interprocess communication mechanism)には、メッセージ・キュー(message queue)、セマフォー集合(semaphore set)、共有メモリ・セグメント(shared memory segment)などがある。 - JM

The flaps 38 are actuated by a plurality of actuating mechanisms 40 to be driven by a shape memory alloy(SMA) actuator 68.例文帳に追加

フラップ（３８）は、形状記憶合金（ＳＭＡ）アクチュエータ（６８）によって駆動される複数の作動機構（４０）によって作動される。 - 特許庁

The selecting mechanisms are connected with all of the memory banks (11 to 14 and 41 to 44) in the plurality of memory banks (11 to 14 and 41 to 44) and all of the buses (35 to 37 and 65 to 67) in the plurality of buses (35 to 37 and 65 to 67).例文帳に追加

このメモリシステムは、複数のメモリバンク（１１〜１４、４１〜４４）と、複数のバス（３５〜３７、６５〜６７）と、選択機構（１０５、４６、４７、２０５、１５、１６）とを備える。 - 特許庁

To provide a clocked memory device that contains programming mechanisms to set a write recovery time as a function of input clocks.例文帳に追加

書込み回復時間を入力クロックの関数として設定するためのプログラミング機構を含むクロック式メモリ・デバイスを提供すること。 - 特許庁

Furthermore, the partition bus employs such mechanisms ring buffers 610, 612, and 616, transfer pages 614, and memory map changes to transfer information (requests and data).例文帳に追加

さらに、情報（リクエストおよびデータ）を転送するために、リングバッファ６１０，６１２，６１６、転送ページ６１４、メモリマップ変更などのメカニズムを利用する。 - 特許庁

HARDWARE EXECUTION CONTROL METHOD OF ACCESS TO MEMORY IN COMPUTER USING HARDWARE EXECUTION SEMAPHORE AND OTHER SIMILAR HARDWARE EXECUTION SERIALIZING AND PRIORITIZING MECHANISMS例文帳に追加

ハードウェア実施セマフォおよび他の同様のハードウェア実施直列化および順位付け機構を使用する、コンピュータ内でのメモリへのアクセスのハードウェア実施制御の方法 - 特許庁

Media content is encrypted and the associated cryptographic mechanisms are stored and accessible either remotely at a networked database or internally within a data storage device memory.例文帳に追加

メディアコンテンツは暗号化され、関連の暗号メカニズムはネットワークデータベースに遠隔的にまたはデータ格納装置メモリに内部的に格納されアクセス可能にされる。 - 特許庁

Multiple cycles of applying the bias mechanisms while lowering and raising a threshold voltage of the memory cell leave a distribution of charges in the charge trapping layer.例文帳に追加

メモリセルの閾値電圧を降下および上昇させながら、バイアス機構を複数サイクル適用することによって、電荷トラップ層内に電荷分布が残される。 - 特許庁