multilayer logicとは 意味・読み方・使い方

Multilayer wiring is formed on the logic area and the memory area.例文帳に追加

ロジック領域及びメモリ領域上には多層配線層が形成されている。 - 特許庁

Consequently multilayer logic results ultra-high on-chip transistor density by using nanowire Si/Ge TFETs.例文帳に追加

これにより、多層ロジックは、ナノワイヤＳｉ／ＧｅＴＦＥＴを用いることで、非常に高いオンチップトランジスタ密度となる。 - 特許庁

A film 4 for preventing the diffusion of H_2O is formed at least between the multilayer wiring of the logic area and an element forming layer 1 of the logic area.例文帳に追加

少なくともロジック領域の多層配線層と、ロジック領域の素子形成層１との間に、ロジック領域内へのＨ_２Ｏの拡散を防止する拡散防止膜４が形成されている。 - 特許庁

In the semiconductor integrated circuit device 1, a logic circuit 2 is provided to the surface of a p-type silicon substrate PSub and on a multilayer wiring layer M1.例文帳に追加

半導体集積回路装置１において、Ｐ型シリコン基板ＰＳｕｂの表面及び多層配線層Ｍ１に論理回路部２を設ける。 - 特許庁

To reduce inexpedience such that a multilayer wiring forming process of LSI causes characteristic fluctuation of MRAM and inexpedience such that a forming process of MRAM causes characteristic fluctuation of multilayer wiring, which occur in a merged logic MRAM.例文帳に追加

ロジック混載ＭＲＡＭにおいて、ＬＳＩの多層配線形成プロセスがＭＲＡＭの特性変動を引き起こす不都合、また、ＭＲＡＭの形成プロセスが多層配線の特性変動を引き起こす不都合を軽減すること。 - 特許庁

Thus, at deciding of an inner logic in a noncontact state or non-destructive state by using lasers, a high-speed operation or multilayer wiring cannot be prevented.例文帳に追加

これにより、レーザを用いて非接触・非破壊で内部論理を判定する場合に、高速化動作や多層配線化を妨げない構造になっている。 - 特許庁

A multilayer input-output device, equipped with a display of low electric power and high resolution suitable for processing like paper, includes a first display layer, a second display layer, an input layer, and a control logic section.例文帳に追加

紙のような処理に適した低電力高解像度のディスプレイを備えたマルチレイヤ入出力装置は、第１表示層、第２表示層、入力層及び制御論理部を含む。 - 特許庁