programmable dividerとは 意味・読み方・使い方

The correction data are added with tuning data and inputted to a programmable divider 15 and a local oscillation frequency is fine controlled.例文帳に追加

補正データは、選局データと加算され、プログラマブルディバイダ１５に入力され、局発振周波数が微調整される。 - 特許庁

A first clock signal CK1 outputted from the first programmable frequency divider 40 is defined as a reference clock signal for generating the stereo composite signal S2, and a second clock signal CK2 outputted from the second programmable frequency divider 42 is defined as a reference clock signal of the PLL circuit.例文帳に追加

第１プログラマブル分周器４０から出力される第１クロック信号ＣＫ１を、ステレオコンポジット信号Ｓ２を生成するための基準クロック信号とし、第２プログラマブル分周器４２から出力される第２クロック信号ＣＫ２を、ＰＬＬ回路の基準クロック信号とする。 - 特許庁

A clock frequency divider circuit (DIV) 110 outputs a signal MPR resulting from applying 1/2 frequency division to a clock signal CLK to a programmable delay line (DL-MTX) 140.例文帳に追加

クロック分周回路（ＤＩＶ）１１０は、クロック信号ＣＬＫを２分周した信号ＭＰＲを、プログラマブル・ディレイライン（ＤＬ＿ＭＴＸ）１４０へ出力する。 - 特許庁

The voltage controlled oscillator 105 outputs the oscillation signal to the outside and a programmable frequency divider 106, and the oscillation signal is feedbacked to the phase comparator 102.例文帳に追加

電圧制御発振器１０５は、発振信号を外部及びプログラマブル分周器１０６に出力し、発振信号は位相比較器１０２へフィードバックされる。 - 特許庁

A Q-switch frequency signal from a programmable frequency divider circuit 15-2-2 is sent from a logical circuit 15-2-4 to a programmable timer circuit (for optical switch control) 15-2-5 when a measured value of resistance of the work to be machined is smaller than a target value.例文帳に追加

加工対象物の抵抗測定値が目標値に満たないときに、プログラマブル分周回路１５−２−２からのＱスイッチ周波数信号が、論理回路１５−２−４からプログラマブルタイマ回路（光スイッチ制御用）１５−２−５へ送られる。 - 特許庁

In a programmable divider that detects a prescribed state of a divider 10 thereby generating a frequency division output so as to reset the divider 10, a preset signal generating circuit 12 generates a preset signal by a forced preset signal on the occurrence of a forced preset so as to preset the divider 10 and the forced preset signal maintains an output state of a frequency division output generating circuit 13 to keep a frequency division output.例文帳に追加

ディバイダ１０の所定状態を検出して、それによって分周出力を発生し、ディバイダをプリセットするプログラマブルディバイダにおいて、強制プリセット時強制プリセット信号によってプリセット信号発生回路１２からプリセット信号を発生させて、ディバイダ１０をプリセットさせるとともに、強制プリセット信号によって分周出力発生回路１３の出力状態を保持させ、分周出力を保持する。 - 特許庁

A data thinning unit 43 thins and extracts a beat signal from the A/D converter 41 in a term of the reference signal 14a frequency-divided by a programmable frequency divider 42.例文帳に追加

プログラマブル周波数ディバイダ４２が分周した基準信号１４ａの周期で、データ間引き部４３はＡ／Ｄ変換器４１からのビート信号４１ａを間引き抽出する。 - 特許庁

To provide a programmable frequency divider for a phase lock loop having a latch circuit with a first input receiving a program integer and an output deriving a latch integer.例文帳に追加

プログラム整数を受信する第１入力とラッチ整数を導出する出力を有するラッチ回路を有する位相ロック・ループ用のプログラム可能周波数分周器を提供する。 - 特許庁