意味 | 例文 (219件) |
reset gateとは 意味・読み方・使い方
追加できません
(登録数上限)
「reset gate」の部分一致の例文検索結果
該当件数 : 219件
A reset signal R is input to the gate of a first reset transistor mr1 of a reset unit 20, and an inverted reset signal RX is input to the gate of a fourth reset transistor mr4.例文帳に追加
リセット部20の第1リセットトランジスタmr1のゲートにリセット信号Rが入力され、第4リセットトランジスタmr4のゲートに、反転リセット信号RXが入力される。 - 特許庁
The floating diffusion layer is formed in the active region between the transfer gate and the reset gate.例文帳に追加
トランスファゲート及びリセットゲートの間の活性領域内に浮遊拡散層を形成する。 - 特許庁
The reset circuit 4 connects a gate terminal of a charge- transfer transistor M1 to the ground when the gate-voltage reset signal is activated to reset a gate potential Vg of the transistor M1 to ground potential Vss.例文帳に追加
電圧リセット回路4は、前記ゲート電圧リセット信号の活性時には、電荷転送トランジスタM1のゲート端子を接地に接続して、電荷転送トランジスタM1のゲート電位Vgを接地電位Vssにリセットする。 - 特許庁
A transistor Tr5 connects the gate of the transistor Tr1 and the source of the transistor Tr4 by the drain and the source, respectively and performs a switching operation in response to a reset signal RESET applied to the gate.例文帳に追加
トランジスタTr5は、トランジスタTr1のゲートとトランジスタTr4のソースとをドレイン及びソースでそれぞれ接続し、ゲートに印加されるリセット信号RESET に応じてスイッチング動作を行う。 - 特許庁
An AND gate 1 gives a logical product of an output Q of the flip flop 101 and the reset signal A as a reset signal B to a reset terminal of the flip flop 101 and a negative logical input terminal of an AND gate 105.例文帳に追加
ANDゲート1は、フリップフロップ101のQ出力とリセット信号Aとの論理積をリセット信号Bとしてフリップフロップ101のリセット端子、およびANDゲート105の負論理入力端子に与える。 - 特許庁
The reset electrodes 31 and 32 are adjacently disposed in the channel direction of the reset gate part 3, and can be driven independently.例文帳に追加
リセット電極31、32は、リセットゲート部3のチャネル方向に互に隣接して設けられ、独立して駆動可能なものである。 - 特許庁
This circuit 4 receives a gate-voltage reset signal from a reset terminal R provided in the boosting cell 14.例文帳に追加
この電圧リセット回路4は、昇圧回路14に設けたリセット端子Rからゲート電圧リセット信号を受ける。 - 特許庁
-
履歴機能過去に調べた
単語を確認! -
語彙力診断診断回数が
増える! -
マイ単語帳便利な
学習機能付き! -
マイ例文帳文章で
単語を理解!
「reset gate」の部分一致の例文検索結果
該当件数 : 219件
A level shifter 39 supplies an output signal (hresetb), which is outputted on the basis of an input signal (Reset) to a gate of the p-MOS transistor 38.例文帳に追加
レベルシフタ39は、入力信号Resetに基づく出力信号hresetbをp‐MOSトランジスタ38のゲートに供給する。 - 特許庁
The reset command is received, whether the command is right or wrong is checked and a field programmable gate array 4 transmits a reset word that is synthesized with system timing.例文帳に追加
このリセットコマンドを受けコマンドの正否をチェックして、FPGA4が、システムタイミングに同期したリセットワードを送信する。 - 特許庁
Potential to be applied on a gate of the reset transistor during the on-period of the reset transistor 15 is set to the high supply potential VDDU.例文帳に追加
リセットトランジスタ15のオン期間中にリセットトランジスタのゲートに印加される電位は、高い電源電位VDDUとされる。 - 特許庁
All output terminals of a gate driver are turned off by inputting a reset signal to an internal circuit of the gate driver in synchronism with a rise of electric power VDD supplied to the gate driver, and this reset signal is reset in synchronism with input of an operation start signal.例文帳に追加
ゲートドライバに投入される電源VDDの立ち上がりに同期してリセット信号をゲートドライバの内部回路に入力することによってゲートドライバの全出力端子をオフ状態にし、操作開始信号の入力に同期してこのリセット信号を解除する。 - 特許庁
Moreover, an H signal of the AND gate 7 is latched by a DFF 4, and the DFFs 2 and 3 are reset.例文帳に追加
同時に、ANDゲート7のH信号がDFF4にラッチされてDFF2,3がリセットされる。 - 特許庁
A reset signal to the AND gate 128 is generated by an appropriate decoder.例文帳に追加
ANDゲート128へのリセット信号は、適宜のデコーダにより生成される。 - 特許庁
By the operation, variation of OLED driving TFT gate potential after reset is reduced.例文帳に追加
この動作によって、リセット後のOLED駆動TFTゲート電位のばらつきを小さくする。 - 特許庁
To more simply reset a gate balance which can ensure the quality of a molded article.例文帳に追加
成形品の品質を確保できるゲートバランスを、より簡易に再設定すること。 - 特許庁
意味 | 例文 (219件) |
ピン留めアイコンをクリックすると単語とその意味を画面の右側に残しておくことができます。 |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
「reset gate」のお隣キーワード |
weblioのその他のサービス
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |