「reset gate」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

This circuit 4 receives a gate-voltage reset signal from a reset terminal R provided in the boosting cell 14.例文帳に追加

この電圧リセット回路４は、昇圧回路１４に設けたリセット端子Ｒからゲート電圧リセット信号を受ける。 - 特許庁

The delay circuit part 30 is reset in a short time for the four stages of NAND gate 31-NAND gate 37.例文帳に追加

遅延回路部は、ＮＡＮＤゲート３１〜ＮＡＮＤゲート３７の４段分の短時間でリセットされる。 - 特許庁

A reset signal to the AND gate 128 is generated by an appropriate decoder.例文帳に追加

ＡＮＤゲート１２８へのリセット信号は、適宜のデコーダにより生成される。 - 特許庁

An OR gate 9 receives the active reset signal output 11 and gives a reset signal to each device in the terminal 100 to reset each device.例文帳に追加

ＯＲゲート９は、アクティブとなったリセット信号１１出力を受け、リセット信号を端末装置１００内の各デバイスへ送り、各デバイスをリセットする。 - 特許庁

A level shifter 39 supplies an output signal (hresetb), which is outputted on the basis of an input signal (Reset) to a gate of the p-MOS transistor 38.例文帳に追加

レベルシフタ３９は、入力信号Resetに基づく出力信号hresetbをｐ‐ＭＯＳトランジスタ３８のゲートに供給する。 - 特許庁

The reset command is received, whether the command is right or wrong is checked and a field programmable gate array 4 transmits a reset word that is synthesized with system timing.例文帳に追加

このリセットコマンドを受けコマンドの正否をチェックして、ＦＰＧＡ４が、システムタイミングに同期したリセットワードを送信する。 - 特許庁

A floating diffusion layer between the transfer gate and the reset gate, a light receiving element at a side of the transfer gate away from and opposite to the floating diffusion layer, and a source/drain region at a side of the reset gate away from and opposite to the floating diffusion layer, are formed.例文帳に追加

トランスファーゲート及びリセットゲートの間の浮遊拡散層、浮遊拡散層に対向したトランスファーゲートの一側の受光素子、及び浮遊拡散層に対向したリセットゲートの一側のソース／ドレイン領域を形成する。 - 特許庁

To more simply reset a gate balance which can ensure the quality of a molded article.例文帳に追加

成形品の品質を確保できるゲートバランスを、より簡易に再設定すること。 - 特許庁

Potential to be applied on a gate of the reset transistor during the on-period of the reset transistor 15 is set to the high supply potential VDDU.例文帳に追加

リセットトランジスタ１５のオン期間中にリセットトランジスタのゲートに印加される電位は、高い電源電位ＶＤＤＵとされる。 - 特許庁

The reset electrodes 31 and 32 are adjacently disposed in the channel direction of the reset gate part 3, and can be driven independently.例文帳に追加

リセット電極３１、３２は、リセットゲート部３のチャネル方向に互に隣接して設けられ、独立して駆動可能なものである。 - 特許庁

A counter 7 to which reset signals are inputted from the reset terminal 10 through the OR gate 12 outputs the signals of the L level to the reset terminal of the RS flip-flop 20.例文帳に追加

リセット端子１０からリセット信号をＯＲゲート１２を介して入力されたカウンタ７は、ＲＳフリップフロップ２０のリセット端子にＬレベルの信号を出力する。 - 特許庁

An AND gate 1 gives a logical product of an output Q of the flip flop 101 and the reset signal A as a reset signal B to a reset terminal of the flip flop 101 and a negative logical input terminal of an AND gate 105.例文帳に追加

ＡＮＤゲート１は、フリップフロップ１０１のＱ出力とリセット信号Ａとの論理積をリセット信号Ｂとしてフリップフロップ１０１のリセット端子、およびＡＮＤゲート１０５の負論理入力端子に与える。 - 特許庁

When the pixel is reset, a tunnel current passes through the gate oxide thin film 18 to set the potential of the floating gate 16.例文帳に追加

画素をリセットする際に、トンネル電流がゲート酸化薄膜１８を通り抜けてフローティングゲート１６の電位を設定する。 - 特許庁

The output timing of the reset gate clock is used as a start signal in a counter 28.例文帳に追加

リセットゲートクロックの出力タイミングをカウンタ２８でのカウント動作開始信号とする。 - 特許庁

All output terminals of a gate driver are turned off by inputting a reset signal to an internal circuit of the gate driver in synchronism with a rise of electric power VDD supplied to the gate driver, and this reset signal is reset in synchronism with input of an operation start signal.例文帳に追加

ゲートドライバに投入される電源ＶＤＤの立ち上がりに同期してリセット信号をゲートドライバの内部回路に入力することによってゲートドライバの全出力端子をオフ状態にし、操作開始信号の入力に同期してこのリセット信号を解除する。 - 特許庁

Also, the horizontal output gate HOG and reset gate RG are provided on the substrate 20 at the side of the projection part 20a.例文帳に追加

また、水平出力ゲートＨＯＧとリセットゲートＲＧとは、凸状部２０ａ脇の基板２０上部分に設けられている。 - 特許庁

Reset gate voltages V1, V2 and V4 are set to satisfy a relation |V1-Vt|≥|V2-Vt|>|V4-Vt|, where Vt is the threshold gate voltage of the reset MOS transistor.例文帳に追加

リセット用ＭＯＳトランジスタの閾値ゲート電圧をＶｔとしたとき、|Ｖ１−Ｖｔ|≧|Ｖ２−Ｖｔ|＞|Ｖ４−Ｖｔ|なる関係を満たすようにリセットゲート電圧Ｖ１、Ｖ２およびＶ４を設定する。 - 特許庁

A bias generation circuit is configured using a source follower circuit of a PMOS transistor and during an exposure term or during part of the exposure term, application of a reset clock ϕRG to a reset gate section is stopped, thereby bringing the reset gate section into a reset state and reducing a hot carrier during the exposure term.例文帳に追加

バイアス発生回路をＰＭＯＳトランジスタのソースフォロワ回路を用いた構成とし、露光期間中または露光期間の一部の期間でリセットクロックφＲＧのリセットゲート部への印加を停止することで、リセットゲート部をリセット状態にし、露光期間中のホットキャリアを低減する。 - 特許庁

To reduce a hot carrier during an exposure term by prolonging a reset state of a reset gate section during the exposure term (including part of term).例文帳に追加

露光期間中（一部の期間を含む）にリセットゲート部のリセット状態を長くすることで、露光期間中のホットキャリアを低減できるようにする。 - 特許庁

The scanning line 10 is formed on a layer which is different from the gate electrode of the amplifier transistor 45 and the gate electrode of the reset transistor 41, and is arranged so as to overlap at least a part of the gate electrode of the reset transistor 41 in plan view.例文帳に追加

走査線１０は、増幅トランジスタ４５のゲート電極及びリセットトランジスタ４１のゲート電極とは異なる層に形成され、平面視でリセットトランジスタ４１のゲート電極の少なくとも一部に重なるように配置されている。 - 特許庁

By the operation, variation of OLED driving TFT gate potential after reset is reduced.例文帳に追加

この動作によって、リセット後のＯＬＥＤ駆動ＴＦＴゲート電位のばらつきを小さくする。 - 特許庁

The gate of the second set transistor ms2 and the gate of the third reset transistor mr3 are connected to the output terminal of the second inverter 34.例文帳に追加

第２セットトランジスタｍｓ２のゲートおよび第３リセットトランジスタｍｒ３のゲートは、第２インバータ３４の出力端子と接続される。 - 特許庁

The gate of the third set transistor ms3 and the gate of the second reset transistor mr2 are connected to the output terminal of the first inverter 32.例文帳に追加

第３セットトランジスタｍｓ３のゲートおよび第２リセットトランジスタｍｒ２のゲートは、第１インバータ３２の出力端子と接続される。 - 特許庁

In this reset circuit of a microcomputer incorporated with a first reset circuit 81 for inputting a reset signal to a reset signal input terminal for initializing a CPU 2, the reset input terminal is provided with a switch circuit 84 configured of a field programmable gate array for selectively inputting either a reset signal from an externally installed second reset circuit or a reset signal from the first reset circuit or both of them.例文帳に追加

ＣＰＵ２を初期化するリセット信号入力端子にリセット信号を入力する第一リセット回路８１が内蔵されたマイクロコンピュータのリセット回路であって、前記リセット入力端子に、外部に設けられた第二リセット回路からのリセット信号または前記第一リセット回路からのリセット信号の何れかまたは双方を選択的に入力可能に設定するフィールドプログラマブルゲートアレイで構成されるスイッチ回路８４が設けられている。 - 特許庁

As a result, since the gate potential of the OLED-driving TFT 3, prior to the reset operation is made no more unfixed, the variation in the gate potential after the reset is suppressed, and the variation in the gradation display is suppressed.例文帳に追加

これによって、リセット動作前のＯＬＥＤ駆動ＴＦＴ３のゲートの電位は不定でなくなるので、リセット後のゲート電位のバラつきは抑えられ、階調表示のばらつきが抑えられる。 - 特許庁

A reset gate potential RS(i) is defined as a first potential (VDD-ΔV) in the first and second periods and the reset gate potential RS(i) is defined as a second potential VDD higher than the first potential by prescribed voltage ΔV in the third period.例文帳に追加

上記第１,第２の期間でリセットゲート電位ＲＳ(i)を第１の電位(Ｖ_DD−△Ｖ)とし、第３の期間でリセットゲート電位ＲＳ(i)を第１の電位より所定電圧△Ｖ高い第２の電位Ｖ_D_Dとする。 - 特許庁

Accordingly, even if the reset current flows into the feeder 17, the reset current does not influence the gate potential of the drive transistor Tdr during the light emission period.例文帳に追加

したがって、リセット電流が給電線１７に流れ込んでも発光期間中の駆動トランジスタＴdrのゲート電位に影響を与えることがない。 - 特許庁

The transistor M23 for reset controlled by reset signals RST is connected between the gate electrode of the transistor M05 for holding the data and the ground.例文帳に追加

リセット信号ＲＳＴにより制御されるリセット用トランジスタＭ２３は、データ保持用トランジスタＭ０５のゲート電極とグランドとの間に接続される。 - 特許庁

The transistor M24 for reset controlled by inverted reset signals RBT which are the inversion of the reset signals RST is connected between the gate electrode of the transistor M06 and a power source VEE.例文帳に追加

リセット信号ＲＳＴの反転である反転リセット信号ＲＢＴにより制御されるリセット用トランジスタＭ２４は、トランジスタＭ０６のゲート電極と電源ＶＥＥとの間に接続される。 - 特許庁

The reset circuit comprises a first transistor receiving a first voltage at the gate electrode, and a second transistor receiving a second voltage at the gate electrode.例文帳に追加

リセット回路は、ゲート電極で第１電圧を受ける第１トランジスタと、ゲート電極で第２電圧を受ける第２トランジスタとを備えている。 - 特許庁

The phase detector 202 is equipped with flip-flops 302 and 310 and an AND gate which forms a reset circuit 306.例文帳に追加

位相検出器２０２は、フリップフロップ３０２，３０４と、リセット回路３０６を形成するANDゲートとを備える。 - 特許庁

A reset pulse generation circuit 21 is formed between the single-phase signal input terminal 61 and a reser gate 9.例文帳に追加

単相信号入力端子６１とリセットゲート９の間にリセットパルス発生回路２１を接続する。 - 特許庁

Moreover, an H signal of the AND gate 7 is latched by a DFF 4, and the DFFs 2 and 3 are reset.例文帳に追加

同時に、ＡＮＤゲート７のＨ信号がＤＦＦ４にラッチされてＤＦＦ２，３がリセットされる。 - 特許庁

Wiring in the pixel connects the drain region of the reset transistor with the gate electrode of the source follower transistor.例文帳に追加

画素内配線が、リセットトランジスタのドレイン領域とソースフォロワトランジスタのゲート電極とを接続する。 - 特許庁

The solid-state imaging apparatus is characterized in that a reset gate voltage VresH to be applied to a gate of a reset MOS transistor is lower than a power supply voltage SVDD to which drains of an amplifying MOS transistor and the reset MOS transistor are connected.例文帳に追加

本発明に係る固体撮像装置は、リセットＭＯＳトランジスタのゲートに印加されるリセットゲート電圧ＶｒｅｓＨが、増幅ＭＯＳトランジスタ及びリセットＭＯＳトランジスタのドレインが接続された電源電圧ＳＶＤＤより低いことを特徴とする。 - 特許庁

A gate insulating film and a doped polysilicon film which are sequentially stacked on a substrate are patterned to form a transfer gate and a reset gate set apart from each other.例文帳に追加

この方法によると、基板上に順に積層されたゲート絶縁膜及びドーピングされたポリシリコン膜をパターニングして互いに離隔されたトランスファーゲート及びリセットゲートを形成する。 - 特許庁

A manufacturing method of this image sensor forms a photodiode in the diode region and forms a transfer gate, a reset gate and a selection gate on an active region, while isolating them sequentially at predetermined spacing.例文帳に追加

このイメージセンサの製造方法はダイオード領域内にフォトダイオードを形成し、活性領域上にトランスファゲート、リセットゲート及び選択ゲートを順次に所定間隔離隔させて形成する。 - 特許庁

The gate and drain of the drive TFT 202 are connected with each other by a reset TFT 203, and the gate of the drive TFT 202 is connected via a reset capacitor 207 and a selection TFT 205 to a date line 107.例文帳に追加

駆動ＴＦＴ２０２のゲートドレイン間はリセットＴＦＴ２０３によって接続され、駆動ＴＦＴ２０２のゲートはリセット容量２０７，選択ＴＦＴ２０５を介しデータライン１０７に接続されている。 - 特許庁

A gate electrode 21 is arranged beneath a reset electrode 7' so as to connect this gate electrode 21 to the source region 3b of an output transistor Td1.例文帳に追加

リセットトランジスタＴr'のリセット電極７'の下にゲート電極２１を配置し、このゲート電極２１を出力トランジスタＴd1のソース領域３ｂに接続する。 - 特許庁

Before a reset operation in which a threshold voltage Vth of an OLED driving TFT 3 is compensated is performed by a first reset TFT switch 5, a second reset TFT switch 6 is turned on to apply a reset reference potential to a gate of the OLED driving TFT 3.例文帳に追加

第１リセットＴＦＴスイッチ５によってＯＬＥＤ駆動ＴＦＴ３のスレッショルド電圧Ｖｔｈを補償するリセット動作を行う前に、第２リセットＴＦＴスイッチ６をＯＮして、リセット基準電位をＯＬＥＤ駆動ＴＦＴ３のゲートに印加しておく。 - 特許庁

After electrification to an imaging sensor 30 and before first performing image transfer, a timing control circuit 51 gives a reset pulse to a reset gate of a floating diffusion section 33 and performs dummy driving.例文帳に追加

撮像センサ３０への通電後、最初に画像転送を行う前に、タイミング制御回路５１はフローティングデフュージョン部３３のリセットゲートにリセットパルスを与え、ダミー駆動させる。 - 特許庁

In a reset transistor M5, a fixed voltage is applied to the first terminal, the first terminal is connected to the second terminal for the first transistor M1 and a reset signal is input to the gate.例文帳に追加

リセットトランジスタＭ５は、第１端子に固定電圧が印加され、第１端子が第１トランジスタＭ１の第２端子に接続され、ゲートにリセット信号が入力される。 - 特許庁

When the three-phase phase comparator 40 returns to a neutral state, all the latches 41, 42, 50, 51 are reset with a reset (RST) signal generated by the NAND gate 43.例文帳に追加

３相位相比較器４０がニュートラル状態に戻る際、ＮＡＮＤゲート４３により生成されるリセット（ＲＳＴ）信号により、全てのラッチ４１，４２，５０，５１がリセットされる。 - 特許庁

The reset signal outputted from the dummy stage is inputted to the reset terminal of each of a plurality of drive stages, and the dummy gate signal is provided to a control terminal of the last drive stage.例文帳に追加

ダミーステージから出力されたリセット信号は、複数の駆動ステージのリセット端子に入力され、ダミーゲート信号は、最後の駆動ステージの制御端子に提供される。 - 特許庁

The AND gate 105 gives the set pulse to a set terminal of the flip flop 101 in accordance with the reset signal B.例文帳に追加

ＡＮＤゲート１０５は、リセット信号Ｂに従ってセットパルスをフリップフロップ１０１のセット端子に与える。 - 特許庁