RESET HOLDとは 意味・読み方・使い方

To provide a CPU control circuit for selectively outputting a hold signal used to set a CPU to a hold mode at interruption of power and a reset signal used to reset the CPU at application of power.例文帳に追加

電源のオフ時にＣＰＵを保持モードにするホールド信号と、電源オン時にＣＰＵをリセットするリセット信号を選択的に出力するＣＰＵ制御回路を提供すること。 - 特許庁

A write operation is performed on the nonvolatile hold invalidated area in the storage areas according to a reset signal indicative of a reset state, thereby erasing data in the nonvolatile hold invalidated area.例文帳に追加

リセット状態を示すリセット信号により、上記記憶領域のうち上記不揮発性保持無効化領域に対してライト動作を行うことで、上記不揮発性保持無効化領域のデータを消去する。 - 特許庁

During from this time to detection of transition of the next address by the reset control section 20, all reset transistors 2 hold an activation state, and reset bit lines BL0-BLn and dummy bit lines BLG.例文帳に追加

このときから、リセット制御部２０が次のアドレスの遷移を検出するまでの間、すべてのリセットトランジスタ２は活性化状態を保ち、ビット線ＢＬ０〜ＢＬｎ及びダミービット線ＢＬＧのリセットを行う。 - 特許庁

Therefore, the hold capacitor C is reset for the first time and the hold voltage is discharged at the point of time when the increment in hold voltage of the hold capacitor C accompanying input of an input signal Vin becomes equal to or less than the predetermined threshold suitable to saturation determination on the hold voltage.例文帳に追加

よって、入力信号Ｖｉｎの入力に伴うホールドコンデンサＣのホールド電圧の増加量が、ホールド電圧の飽和判断に適した所定のしきい値以下になった時点で、初めてホールドコンデンサＣをリセットしてホールド電圧を放電させる。 - 特許庁

The insulation diagnostic apparatus which diagnoses the insulation deterioration of a nongrounded power distribution system is provided with a processing part to which a zero-phase voltage and a line-to-line voltage are input, which has a PEAK-HOLD processing part, a PEAK-HOLD reset processing part and a phase-region detection processing part and which calculates the intermittent arcing ground.例文帳に追加

非接地系配電系統の絶縁劣化を診断する絶縁診断装置において、零相電圧と線間電圧を入力とし、PEAK−HOLD処理部と、PEAK−HOLDリセット処理部と、位相領域検出処理部を有し、かつ間欠孤光地絡を算出する演算処理部を備える。 - 特許庁

The envelope of the input waveform is held in timing to zero crossing and reset when the input level exceeds a hold level.例文帳に追加

入力波形のエンベロープをゼロクロスのタイミングでホールドし、入力レベルがホールドレベルを超えたときホールドを解除する。 - 特許庁

An address hold circuit 2 initializes address data, in response to the second reset signal RST2X.例文帳に追加

そして、アドレス保持回路２では、第２リセット信号ＲＳＴ２Ｘに応じてアドレスデータが初期化される。 - 特許庁

To provide a semiconductor integrated circuit which can surely hold RAM data by preventing RAM data from being destructed due to an asynchronous reset.例文帳に追加

非同期リセットによるＲＡＭデータの破壊を防止して、ＲＡＭデータの保持を保証することができる半導体集積回路を提供する。 - 特許庁