row address selectとは 意味・読み方・使い方

By applying +VP to a word line WL1 in the first row, while applying -VP to a work line WL2 in a second row, selective transistors P11, P12 are turned on, to select an address in the first row.例文帳に追加

１行目のワード線ＷＬ_1 に＋Ｖ_p を印加する一方、２行目のワード線ＷＬ_2 に−Ｖ_p を印加して、１行目の選択トランジスタＰ_11、Ｐ_12をオンにすることにより１行目のアドレスを選択する。 - 特許庁

This system is equipped specially with a 1st chip signal input pin for receiving a 1st chip select signal for a row address strobe and a 2nd chip select signal input pin for receiving a 2nd chip select signal for a column address strobe.例文帳に追加

ロウアドレスストローブのための第１チップ選択信号を受信する第１チップ選択信号入力ピン及びカラムアドレスストローブのための第２チップ選択信号を受信する第２チップ選択信号入力ピンを別途に備える。 - 特許庁

When the third or sixth row is addressed by the address signal, two of TFTs 36 in the addressed third or sixth row are turned on according to different select signals from each other.例文帳に追加

ここで、アドレス信号により３または６行がアドレスされたとき、アドレスされた３または６行のＴＦＴ３６を２個、互いに異なるセレクト信号にしたがってオンさせる。 - 特許庁

A RAS(row address select) generating circuit 104 generates a RAS signal based on a CPU-ASTB (address strobe) signal and a CLKOUT signal outputted by a CPU 101.例文帳に追加

ＲＡＳ生成回路１０４は、ＣＰＵ１０１の出力するＣＰＵ−ＡＳＴＢ信号とＣＬＫＯＵＴ信号をもとにＲＡＳ信号を生成する。 - 特許庁

It is equipped with a wordline 34 group which selects a row address of the memory cell array, a bit line 35 group and a bit line 36 group which select the column address.例文帳に追加

メモリセルアレイの行アドレスを選択するワード線３４群と、その列アドレスを選択するビット線３５群及びビット線３６群とを備えている。 - 特許庁

A test mode discriminating circuit 31 inputs an external command consisting of a chip-select signal/CS, a row address strobe signal/RAS, a column address strobe signal/CAS, a write-enable signal/WE, and the like, while inputs memory address signals A0-An.例文帳に追加

テストモード判定回路３１は、チップセレクト信号／ＣＳ、ロウアドレスストローブ信号／ＲＡＳ、コラムアドレスストローブ信号／ＣＡＳ及びライトイネーブル信号／ＷＥ等からなる外部コマンドを入力するとともに、メモリアドレス信号A0〜Anを入力する。 - 特許庁

This semiconductor device is equipped with 16 memory cell arrays 11a, row decoders 12, predecoders 13A and 13B, an internal address generating circuit 14, a select circuit 15, and a refresh mode switching circuit 16.例文帳に追加

本発明の半導体装置は、１６個のメモリセルアレイ１１ａ、ロウデコーダ１２、プリデコーダ１３Ａ，１３Ｂ、内部アドレス発生回路１４、セレクト回路１５及びリフレッシュモード切替回路１６を備えている。 - 特許庁