sck1とは 意味・読み方・使い方

First and second clock signals SCK1, SCK2 are inputted to a first data signal line driving circuit SD1.例文帳に追加

第１及び第２のクロック信号ＳＣＫ１・ＳＣＫ２が第１のデータ信号線駆動回路ＳＤ１に入力される。 - 特許庁

The first clock signal SCK1 is commonly inputted to a second data signal line driving circuit SD2.例文帳に追加

そのうちの第１のクロック信号ＳＣＫ１は共通して第２のデータ信号線駆動回路ＳＤ２にも入力されている。 - 特許庁

Clock signals SCK1 and SCK2 of low voltage are transmitted, a flip-flop Fn is provided at immediately after a level shifter LSn, and only one part of level shifters are operated.例文帳に追加

低電圧のクロック信号ＳＣＫ_1 、ＳＣＫ_2 が伝送され、レベルシフタＬＳ_n の直後にフリップフロップＦ_n が設けられ、一部のレベルシフタのみが動作する。 - 特許庁

A pulse edge detection circuit 1 detects the level of a first clock SCK1 on a first clock line 11 and generates a one-shot pulse P when the level is changed.例文帳に追加

パルスエッジ検出回路１は、第１クロックライン１１上の第１クロックＳＣＫ１のレベルを検出し、レベル変化が生じたら１ショットパルスＰを生成する。 - 特許庁

A communication control timing generation circuit 4 controls the data transmission and reception in synchronism with the first clock SCK1 obtained through the switched first clock line 11.例文帳に追加

通信制御タイミング発生回路４は、切換えられた第１クロックライン１１を介して得られる第１クロックＳＣＫ１に同期してデータ送受信の制御を行う。 - 特許庁

The delay value of the delay circuit 42 is determined by calculating a skew between system clocks sck0 and sck1 and a skew between a data signal earliest transmitted (a data signal whose phase is most advanced) and the data signal transmitted latest (the data signal whose phase is most delayed) among the data signals data1_00 to data1_63.例文帳に追加

遅延回路４２の遅延値は、システムクロックｓｃｋ０、ｓｃｋ１間のスキュー、及び、データ信号ｄａｔａ１＿００〜ｄａｔａ１＿６３中の最も早く送信されるデータ信号（位相が最も進んでいるデータ信号）と最も遅く送信されるデータ信号（位相が最も遅れているデータ信号）間のスキューを計算して決定する。 - 特許庁