single P-layerとは 意味・読み方・使い方

The first opening is filled with a single crystal layer which has grown from the surface of an N-type epitaxial layer 5 and a poly-crystal layer which has grown from part of the bottom of the P-type poly-crystal silicon layer 11, and the single crystal layer includes at least the P-type single crystal silicon layer.例文帳に追加

第１の開口はＮ型のエピタキシャル層５の表面から成長した単結晶層とＰ型の多結晶シリコン層１１の底面の一部から成長した多結晶層で埋められ、上記単結晶層は少なくともＰ型の単結晶シリコン層を含む。 - 特許庁

An n-type epitaxial layer 8 is formed on a p-type single crystal silicon substrate 6.例文帳に追加

Ｐ型の単結晶シリコン基板６上にＮ型のエピタキシャル層８が形成されている。 - 特許庁

A porous Si layer 2 is formed on a single-crystal Si substrate 1 and a p^+-type Si layer 3, a p-type Si layer 4, and an n^+-type Si layer 5 all of which become solar battery layers are formed on the Si layer 2.例文帳に追加

単結晶Ｓｉ基板１上に多孔質Ｓｉ層２を形成し、その上に太陽電池層となるｐ^+ 型Ｓｉ層３、ｐ型Ｓｉ層４およびｎ^+ 型Ｓｉ層５を形成する。 - 特許庁

A buried conductive layer 23 is buried in a silicon oxide layer 11 under a base lead-out layer 21 while surrounded by a base layer 15, an emitter layer 17 and a p^+ type single crystal silicon layer 19.例文帳に追加

埋込導電層２３がベース引出層２１下のシリコン酸化層１１に、ベース層１５、エミッタ層１７及びｐ^＋型単結晶シリコン層１９を囲んで埋め込まれている。 - 特許庁

The group III nitride semiconductor layer 2 has an n-type contact layer 21, a quantum well layer 22, a GaN final barrier layer 25, a p-type electron block layer 23, and a p-type contact layer 24 formed sequentially from the GaN single crystal substrate 1 side.例文帳に追加

III族窒化物半導体層２は、ＧａＮ単結晶基板１側から順に積層されたｎ型コンタクト層２１、量子井戸層２２、ＧａＮファイナルバリア層２５、ｐ型電子阻止層２３、およびｐ型コンタクト層２４を有している。 - 特許庁

The structure of the semiconductor switch comprises Al electrode/p-type single crystal silicon carbide layer, gradient composition layer/n-type single crystal silicon substrate/Al electrode (Al/p-SiC/GCL/n-Si/Al) while the gradient composition layer is a buffer layer between p-SiC and n-Si.例文帳に追加

前記半導体スイッチの構造は、Ａｌ電極／ｐ型単結晶炭化シリコン層／勾配組成物層／ｎ型単結晶シリコン基板／Ａｌ電極（Ａｌ/ｐ−ＳｉＣ／ＧＣＬ／ｎ−Ｓｉ／Ａｌ）を含み、前記勾配組成物層はｐ−ＳｉＣとｎ−Ｓｉの間の緩衝層である。 - 特許庁

A (P^+)-type embedded layer 55 in contact with the bottom of this P-type well area 52 is formed, and an N-type embedded layer 56 which is formed partially interposed with this (P^+)-type embedded layer 55 and electrically separates the P-type well area 52 from the P-type single crystal silicon substrate 50 is formed.例文帳に追加

このＰ型ウエル領域５２の底部に接するＰ＋型埋め込み層５５、このＰ＋型埋め込み層５５に部分的に重畳して形成され、Ｐ型ウエル領域５２を単結晶シリコン基板５０から電気的に分離するＮ型埋め込み層５６を設ける。 - 特許庁

An insulating layer 6 is formed on the single crystal silicon layer 3 including the n-type and the p-type impurity regions 3a, 3b.例文帳に追加

Ｎ型およびＰ型不純物領域３ａ，３ｂを含む単結晶シリコン層３の上には絶縁層６が形成される。 - 特許庁