trench capacitor memory cellとは 意味・読み方・使い方

To provide a memory cell structure, where depletion of majority carrier controlled by the field effect of an embedded strap region that controls access to a trench cell capacitor is used.例文帳に追加

トレンチ・セル・キャパシタへのアクセスを制御する埋込みストラップ領域の電界効果制御される多数キャリア空乏化を用いるメモリセル構造を提供する。 - 特許庁

Furthermore, a memory cell can be fabricated with significantly lower process cost and complicacy than those of the conventional deep trench capacitor arrangement.例文帳に追加

加えて、従来のディープ・トレンチ・キャパシタ構成よりも著しく少ないプロセスのコストおよび複雑さでメモリ・セルを形成することができる。 - 特許庁

To reduce the manufacturing costs and periods of an LSI that has mixedly a DRAM, using a trench capacitor in the memory cell of the DRAM.例文帳に追加

ＤＲＡＭのメモリセルにトレンチキャパシタを使用したＤＲＡＭ混載ＬＳＩにおける製造コストの削減化および製造期間の短縮化を実現すること。 - 特許庁

To provide a deep trench type capacitor manufacturing method removing an oxide remaining in a gap, guaranteeing electric connection of first and second conductive layers and improving validity of a single memory cell, that is an yield of products.例文帳に追加

隙間に残留の酸化物を除去し第１と第２の伝導層の電気的接続が保証され単一記憶セルの有効性即ち製品の良品率を向上させる深トレンチ型キャパシタ製造方法を提供する。 - 特許庁

To provide a memory cell in which leakage between a buried strap and a buried plate is reduced by decreasing or eliminating parasitic transistors between the buried strap and the buried plate in a trench capacitor storage cell, and to provide a method for forming it.例文帳に追加

トレンチ・キャパシタ蓄積セル内で埋込みストラップと埋込みプレートの間の寄生トランジスタを大幅に低減し、または除去し、それにより埋込みプレートと埋込みストラップの間のリークを大幅に減少させること。 - 特許庁

A semiconductor memory cell comprises a memory capacitor 12 formed in a trench, a transfer device formed in a mesa region which extends on the substantial arc of the periphery of the trench and is electrically isolated, and a buried strap which electrically connects the transfer device to the memory capacitors, wherein the transfer device comprises a controlled conduction channel located at a prescribed position on the arc removed from the buried strap.例文帳に追加

この半導体メモリ・セルは、トレンチ内に形成された記憶キャパシタ１２と、トレンチの外周の実質的な弧の上に延びる実質的に電気的に分離されたメサ領域内に形成されたトランスファ・デバイスと、トランスファ・デバイスを記憶キャパシタに導電接続する埋込みストラップとを含み、トランスファ・デバイスは埋込みストラップから除去された弧の所定の位置に位置する被制御伝導チャネルを含む。 - 特許庁

The semiconductor device comprises a memory part where, provided in an element formation region within a chip region of a wafer, a cell is formed using a trenched capacitor, a bonding pad 304 provided around the element formation region, and a dummy trench 303 formed, at least, either above a dicing line 305 of the wafer or below the bonding pad 304.例文帳に追加

ウェハにおけるチップ領域中の素子形成領域に設けられ、セルがトレンチ型キャパシタを用いて形成されたメモリ部と、前記素子形成領域の周辺に設けられたボンディングパッド３０４と、前記ウェハにおけるダイシングライン３０５上、前記ボンディングパッド３０４下方の少なくともいずれかに形成されたダミートレンチ３０３とを具備したことを特徴とする半導体装置。 - 特許庁