tristate bufferとは 意味・読み方・使い方

In a test result output mode, a test result SOUT1 latched by the FFs 10, 11 is output to the data input and output node 15 via a tristate buffer 19, and a test result SOUT2 latched by the FFs 13, 14 is output to the data input and output node 16 via a tristate buffer 20.例文帳に追加

テスト結果出力モード時は、ＦＦ１０、１１がラッチしたテスト結果ＳＯＵＴ１をトライステートバッファ１９を介してデータ入出力ノード１５に出力すると共に、ＦＦ１３、１４がラッチしたテスト結果ＳＯＵＴ２をトライステートバッファ２０を介してデータ入出力ノード１６に出力する。 - 特許庁

A memory information setting circuit 11 has a tristate buffer setting the bit width and the number of wait cycles of the boot ROM 3 to an input terminal.例文帳に追加

メモリ情報設定回路１１は、入力端子にブートＲＯＭ３のビット幅,ウエイトサイクル数が設定されたトライステートバッファを有する。 - 特許庁

When mode selection information designates 1:4 as a conversion ratio, only a tristate buffer 81 is enabled and the parallel data in 4-bit width are outputted.例文帳に追加

モード選択情報が変換比として１：４を指定しているときは、トライステートバッフア８１のみがイネーブル化され、４ビット幅のパラレルデータが出力される。 - 特許庁

A semiconductor display device of the present invention includes a tristate buffer in a gate signal line side driver circuit.例文帳に追加

並びに画素ＴＦＴに印可されるゲートバイアスを従来の電圧付近に保つことでゲート耐圧を確保し、駆動回路全体での低消費電力化を実現できる新たな駆動回路を提供することを目的とする。 - 特許庁

Here, the inverters 25, 28 and the buffer 27 are of a tristate structure, so that output terminals can be put into a high- impedance state, that is, output signals can be turned off, depending on signals inputted to control terminals.例文帳に追加

ここでインバータ２５、２８およびバッファ２７はトライステート構成のものであり制御端子に入力される信号次第で出力端子を高インピーダンスの状態、すなわち出力信号をＯＦＦにできる。 - 特許庁

When such a state occurs that the semiconductor device 25 is fractured by some cause during burn-in and that the data are outputted continuously from the output terminal 4 for burn-in, a burn-in state detection circuit 5 switches the output terminal 4 for burn-in to HiZ by controlling a tristate buffer 6.例文帳に追加

バーンイン状態検知回路５は、バーンイン中に何らかの原因で半導体装置２５が破壊し、バーンイン用出力端子４からデータが出力され続けるような状態に陥った場合に、トライステートバッファ６を制御してバーンイン用出力端子４をＨｉＺにする。 - 特許庁

The semiconductor integrated circuit connects the input and output terminal 1B to scan passes 3_m+1-3_n and the combination circuit 2 via a selector 5B, and connects the output side of the scan passes 3_m+1-3_n to the input and output terminal 1A via a selector 6B and a tristate buffer 7B.例文帳に追加

一方、入出力端子１Ｂは、セレクタ５Ｂを介してスキャンパス３_m+1 〜３_n と組み合わせ回路２に接続し、このスキャンパス３_m+1 〜３_n の出力側を、セレクタ６Ｂと３ステートバッファ７Ｂを介して入出力端子１Ａに接続する。 - 特許庁

An analog signal as a converted object in this A/D converter is held is a 1st sample-and-hold circuit 105 or the like via a changeover switch 103, an i-th bit A/D converter section 108 applies A/D conversion to the analog signal and a tristate output buffer 112 outputs the resulting signal to an output processing section 125.例文帳に追加

変換を行う対象としてのアナログ値の信号は、切替スイッチ１０３を経て第１のサンプルホールド回路１０５等でホールドされ、ｉビットＡ／Ｄ変換部１０８がこれをＡ／Ｄ変換してトライステート出力バッファ１１２が出力処理部１２５に出力する。 - 特許庁