「"オア回路"」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

ＥＣ／ＫＢＣ１９は、サウンド出力検知部２４から出力されるサウンド出力検出信号（ＯＤＴ）、およびオア回路２５から出力されるサウンド検出信号（ＳＤＴ）を入力して、これらの信号をもとにサウンドモニタドライブ信号（ＳＭＤ）を生成し、当該サウンドモニタドライブ信号（ＳＭＤ）によりサウンドモニタ２６を動作制御する。例文帳に追加

An EC/KBC 19 inputs a sound output detection signal (ODT) outputted from a sound output detection part 24 and a sound detection signal (SDT) outputted from an OR circuit 25, generates a sound monitor drive signal (SMD) on the basis of the signals, and controls the operation of a sound monitor 26 by the sound monitor drive signal (SMD). - 特許庁

磁気ディスク２１へのデータのリード／ライトに関する制御を行うＣＰＵ１１０と、複数の周波数のクロック信号を生成するＰＬＬ回路１１と、ＣＰＵ１１０の制御対象に応じて、該ＣＰＵ１１０へ供給すべきクロック信号の周波数を、複数の周波数の中から選択するオア回路１０４とを備えている。例文帳に追加

This storage device has a CPU 110 for executing control on read/write of data to a magnetic disk 21, a PLL circuit 11 for generating a clock signal of a plurality of frequencies, and an OR circuit 104 for selecting a frequency of a clock signal to be supplied to the CPU 110 from the plurality of frequencies according to a control object of the CPU 110. - 特許庁

スキャンテストピン１１に‘Ｈ’レベルの信号Ａを入力して内部回路１２をスキャンテストモードに切り換えるとともに、オア回路１３により内部ピン１４ａを経由してセル１４の定常電流パスをオフ状態にし、スキャンテスト用のテストパターンを内部回路１２に印加してＩＤＤＱテストを行なうことにより故障検出率を高める。例文帳に追加

A signal A of H level is inputted to a scan test pin 11 to switch an internal circuit 12 to a scan test mode, an OR circuit 13 is operated to cut off a stationary current path of a cell 14 via an inner pin 14a, and a test pattern for scan tests is applied to the internal circuit 12 to execute IDDQ tests, thereby raising the failure detectivity. - 特許庁

電力制御装置１１を、駆動コイル３に直列接続された電界効果型トランジスタ４、スナバ回路１２、作動信号出力部１７から構成し、作動信号出力部１７を、駆動信号発生回路１８、Ｖds検出回路１９、耐電圧判定回路２０、オア回路２１、素子作動回路２２から構成する。例文帳に追加

The power control unit 11 is composed of an FET 4 serially connected to a driving coil 3, a snubber circuit 12 and an operation signal output part 17 and the operation signal output part 17 is composed of a driving signal generating circuit 18, a Vds detecting circuit 19, a voltage resistance discriminating circuit 20, an OR circuit 21 and an element operating circuit 22. - 特許庁

制御回路４１は、ダイオードオア回路４２が出力する電圧Ｖ４で動作し、入力電源電圧である電圧Ｖ２をＰＭＯＳトランジスタ１７のゲートに供給し、電圧Ｖ３をＰＭＯＳトランジスタ１８のゲートに供給し、接地電圧をＰＭＯＳトランジスタ１９のゲートに供給する。例文帳に追加

A control circuit 41 operates at voltage V4 which a diode-OR circuit 42 outputs, supplies voltage V2 that is an input power supply voltage to a gate of a PMOS transistor 17, supplies voltage V3 to a gate of a PMOS transistor 18, and supplies grounding voltage to a gate of a PMOS transistor 19. - 特許庁