「"RAM memory"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A RAM memory 104 stores a digitally converted value from a multi-channel analog/digital converter 101 via a microcomputer 102.例文帳に追加

多チャンネルＡＤ変換器101 のデジタル変換値はマイクロプロセッサ102 を介してＲＡＭメモリ104 に格納される。 - 特許庁

The first transferring means transfers the variable control constant data from the data memory to the RAM memory and enters.例文帳に追加

第１の転送手段はデータメモリからＲＡＭメモリへ可変制御定数データを転送書き込みする。 - 特許庁

The memory device further has a RAM memory connected to the second address bus, the second data bus, and the second control bus.例文帳に追加

メモリデバイスは更に、上記第２のアドレスバスと、上記第２のデータバスと、上記第２のコントロールバスとに接続されたＲＡＭメモリを有する。 - 特許庁

The second transferring means enters the presumed variable control constant data on the basis of the reference data into the RAM memory from the reference data accommodation memory.例文帳に追加

第２の転送手段は基準データ格納メモリからＲＡＭメモリに基準データに基づく推定可変制御定数データを書き込みする。 - 特許庁

Respective values of the power supply voltage Vb and the voltage Vr between both ends of the variable resistance 105a are transferred via an A/D converter 114 and a microprocessor 110A, to a RAM memory 112.例文帳に追加

電源電圧Ｖｂおよび可変抵抗１０５ａの両端電圧Ｖｒの各値はＡＤ変換器１１４とマイクロプロセッサ１１０Ａを介してＲＡＭメモリ１１２に転送される。 - 特許庁

The electronic control device to be mounted in the vehicle is equipped with a reference data accommodation memory, a data memory failure judging means, and at least two transferring means for a RAM memory.例文帳に追加

この発明による車載電子制御装置は、さらに基準データ格納メモリと、データメモリ異常判定手段と、ＲＡＭメモリに対する少なくとも２つの転送手段を備えている。 - 特許庁

A data block 23 received through a communication control section 12 is managed on a management table 24 in a RAM memory by a received data control section 21 and an analysis data control section 22 in a spool section 14.例文帳に追加

通信制御部１２を通して受信したデータブロック２３をスプール部１４内の受信データ制御部２１と解析データ制御部２２でＲＡＭメモリの管理テーブル２４上に管理する。 - 特許庁

The screen driver for liquid crystal display screen is provided with a circuit 50 called as an animation circuit in which the data can be not only displaced but also changed between a source address S of a RAM memory and a destination address.例文帳に追加

本発明の液晶表示スクリーン（２）用のスクリーンドライバ（３）は、ＲＡＭメモリのソースアドレスＳと行先アドレスＤとの間で、データを変位するとともに変更し得るアニメーション回路と称す回路（５０）を具える。 - 特許庁

The backup memory 113c that is a partial area of a RAM memory 113a receives electricity through an auxiliary power source circuit 114b directly connected to the onboard battery 101 even if the power source switch 102 is closed.例文帳に追加

ＲＡＭメモリ１１３ａの一部領域であるバックアップメモリ１１３ｃは、電源スイッチ１０２が開路しても車載バッテリ１０１に直接接続された補助電源回路１１４ｂを介して給電される。 - 特許庁

An LCD driver 2 has a RAM (memory) 6 storing RGB pixel data, a write control circuit 7 control writing in the RAM 6, an interface circuit 9 receiving RGB pixel data, or the like, from a host computer (CPU), and a plurality of pixel voltage supply units 10.例文帳に追加

ＬＣＤドライバ２は、ＲＧＢ画素データを格納するＲＡＭ（メモリ）６と、ＲＡＭ６の書込を制御する書込制御回路７と、ホストコンピュータ（ＣＰＵ）８からＲＧＢ画素データ等を受け取るインターフェース回路９と、複数の画素電圧供給部１０とを有する。 - 特許庁

Interface circuits 131a and 132a for direct input and an interface circuit 134a for direct output are connected to the data bus 118 of a microprocessor 111 having a non-volatile memory 112 in which a control program or the like is stored and an RAM memory 113 for arithmetic processing.例文帳に追加

制御プログラム等が格納された不揮発メモリ１１２と演算処理用ＲＡＭメモリ１１３を有するマイクロプロセッサ１１１のデ−タバス１１８には、直接入力用インタフェ−ス回路１３１ａ、１３２ａ、直接出力用インタフェ−ス回路１３４ａが接続される。 - 特許庁

To provide a simple circuit structure which corrects different voltages between respective line sections in a semiconductor integrated circuit, especially a circuit structure which corrects difference between the bit line voltage of a high level and the plate line voltage of a high level of a ferroelectric RAM memory and in which the different voltages (write voltage and read voltage in particular) are corrected with a standard operation and can mutually independently be decided in a test mode.例文帳に追加

半導体集積回路における各回線区間の異なる電圧を補正する簡単な回路構造、特に、強誘電体ＲＡＭメモリの高レベルのビット線電圧と高レベルのプレート線電圧との差異を補正する回路構造であって、異なる電圧（特に書込み電圧および読出し電圧）が標準動作で補正され、しかもテストモードで互いに独立して判定させることができるものを提供すること。 - 特許庁

A restorable RAM block comprises plural segment of a RAM memory cell being restorable respectively, a state machine generating restoring data for restoring one or plural defective segments, a scan address machine generating data discriminating one or plural defective segments, and a mapping circuit mapping restored data generated by a state machine to one or plural defective segments discriminated by the scan address machine.例文帳に追加

本発明は、それぞれ修復可能なＲＡＭメモリセルの複数のセグメントと、1つまたは複数の欠陥セグメントを修復するための修復データを生成する状態機械と、１つまたは複数の欠陥セグメントを識別するデータを生成するスキャンアドレスマシンと、スキャンアドレスマシンにより識別された１つまたは複数の欠陥セグメントに状態機械により生成された修復データをマップするマッピング回路と、を含む修復可能なＲＡＭブロックを提供する。 - 特許庁