1153万例文収録!

「"two-address"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > "two-address"に関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

"two-address"を含む例文一覧と使い方

該当件数 : 7



例文

The data OUT0 and OUT1 corresponding to the two address signals RA0 and RA1 are read from the multiport SRAM103 in this manner.例文帳に追加

このように、2つのアドレス信号RA0とRA1に対応するデータOUT0とOUT1を、1つのマルチポートSRAM103から読み出す。 - 特許庁

The readout/write-in address of data to the respective banks is controlled by two address forming parts 11 and 13.例文帳に追加

各バンクに対するデータの読み出し/書き込みアドレスは、2つのアドレス生成部11、13によって制御される。 - 特許庁

In the plasma display panel of this invention wherein most adjacent three subpixels form a pixel, two address electrodes are assigned to one pixel.例文帳に追加

本発明は、最も隣接した3つの副画素が1つの画素をなすプラズマディスプレイパネルにおいて、1つの画素に対して2つのアドレス電極が割り当てられたことを主要旨とする。 - 特許庁

This address setting can be assumed to that t-Sperner(n, L) code word, constant weight code (CWC) word, humming distance between arbitrary two address setting having same weight is at least 2t+2.例文帳に追加

このアドレス設定は、t−Sperner(n,L)コードワード、一定重みコード(CWC)ワード、同じ重みを有して任意の2つのアドレス設定間のハミング距離は少なくとも2t+2とされたもの、とすることが出来る。 - 特許庁

例文

To reduce the area of a mask ROM, by providing a mechanism which can output both binary logical values from one memory cell, according to the address region and enabling one memory block to be shared in two address region.例文帳に追加

1つのメモリセルからアドレス領域に応じて2値の両論理値が出力できる機構を設け、一つのメモリブロックが2つのアドレス領域で共有できるようにし、マスクROMの面積を低減すること。 - 特許庁


例文

Thus, in this invention, since two address electrodes are assigned to one pixel, power consumption, instantaneous power and calorific power are remarkably reduced while maintaining resolution as it is, and since the pitches between the address electrodes also get away, a cross talk phenomenon is also sharply reduced.例文帳に追加

このようにして、本発明は1つの画素に2つのアドレス電極が割り当てられることにより、解像度はそのまま維持しながら消費電力、瞬時電力及び発熱量が格段に減少し、またアドレス電極間のピッチも遠ざかることにより、クロストーク現象も格段に減少する。 - 特許庁

例文

When the instruction is the two-address two-branch instruction or the three-address four-branch instruction, an input selector 3 sets an input variable in an input register 4 and an instruction decoder 9 selects the address information of the instruction memory 7 to be a jumped destination on the basis of the set value and sets the selected address information in the program counter 10.例文帳に追加

命令デコーダ9は、2アドレス2分岐命令又は3アドレス4分岐命令の場合、入力セレクタ3で入力変数を入力レジスタ4に設定し、この値に基づきジャンプ先の命令メモリ7のアドレス情報を選択しプログラムカウンタ10に設定する。 - 特許庁

索引トップ用語の索引



  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2024 GRAS Group, Inc.RSS