| 例文 |
"variable level"を含む例文一覧と使い方
該当件数 : 8件
The outputs of the amplifier 2 and a variable level shift circuit 4 are switched by a switch SW1.例文帳に追加
アンプ２及び可変レベルシフト回路４の出力はスイッチSW1によって切り換えられる。 - 特許庁
Concerning the output of the amplifier 3, a DC level is shifted by a variable level shift circuit 4 in addition.例文帳に追加
アンプ３の出力は更に可変レベルシフト回路４によって直流レベルがシフトされる。 - 特許庁
When it is determined to be Q_ALM=OFF, the CPU 13 performs the processing of comparison between variable Level and an electric strength determining threshold L_th1, and the processing of comparison between the variable Level and an electric field strength determining threshold L_th2 respectively.例文帳に追加
ＣＰＵ部１３はＱ＿ＡＬＭ＝ＯＦＦと判定した場合、変数Ｌｅｖｅｌと電界強度判定閾値Ｌ_th1 との比較処理、変数Ｌｅｖｅｌと電界強度判定閾値Ｌ_th2 との比較処理をそれぞれ実施する。 - 特許庁
The ODU changes the level of a radio-received receiving signal by the variable level change quantity by controlling it to the prescribed level and transmits it to the IDU.例文帳に追加
ＯＤＵは、無線受信した受信信号のレベルを所定のレベルに制御して可変なレベル変化量で変化させ、ＩＤＵへ送信する。 - 特許庁
The IDU 1 outputs a transmission signal at a prescribed level, changes the level of the transmission signal by a variable level change quantity, and transmits it to the ODU 2.例文帳に追加
ＩＤＵ１は、所定のレベルで送信信号を出力し、送信信号のレベルを可変なレベル変化量で変化させ、ＯＤＵ２へ送信する。 - 特許庁
In frequency characteristic setting processing, an equalizer control unit 71 calculates a relative level of each variable level band on the basis of the level of a fixed level band in target frequency characteristics, and outputs the relative level of each variable level to an equalizer 32A or 32F as a level control signal LA or LF.例文帳に追加
イコライザ制御部７１は、周波数特性設定処理において、目標周波数特性における固定レベル帯域のレベルを基準とした各可変レベル帯域の相対レベルを算定し、当該各可変レベル帯域の相対レベルをレベル制御信号ＬＡないしＬＦとしてイコライザ３２Ａないし３２Ｆに出力する。 - 特許庁
To provide a division level logic circuit that is operated at a power supply voltage over the breakdown voltage of an element and outputs output signals with respect to input signals at a variable level.例文帳に追加
素子の耐圧以上の電源電圧で動作し、複数の入力信号に対する複数の出力信号をレベル可変で出力できる分割レベル論理回路を提供する。 - 特許庁
Further, a shifting variable level shifting circuit SH is inserted between the delay circuits DEL1, DEL2 and an OR circuit 13, and a time for maintaining an active logic of the signals S3, S3a can be regulated.例文帳に追加
さらに、遅延回路ＤＥＬ１，ＤＥＬ２とＯＲ回路１３との間にシフト量可変のレベルシフト回路ＳＨを挿入し、前記遅延信号Ｓ３，Ｓ３ａのアクティブの論理を維持する時間を調整可能とする。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
